{"id":10706,"date":"2014-12-29T00:01:02","date_gmt":"2014-12-28T23:01:02","guid":{"rendered":"http:\/\/www.bernd-leitenberger.de\/blog\/?p=10706"},"modified":"2014-12-27T20:29:46","modified_gmt":"2014-12-27T19:29:46","slug":"warum-haben-prozessoren-so-wenige-kerne","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2014\/12\/29\/warum-haben-prozessoren-so-wenige-kerne\/","title":{"rendered":"Warum haben Prozessoren so wenige Kerne?"},"content":{"rendered":"

Nächste Woche gibt es bei ALDI einen Tablett-PC<\/a> mit Achtkernprozessor und auch Intel hat bei den Desktop Exemplaren dieses Jahr mit 6 bzw. 8 Kernen eine Schippe draufgelegt, doch noch immer sind das deutlich weniger als man nach Intels eigenen Angaben erwarten dürfte. Als 2005 die ersten Dualcoreprozessoren<\/a> eingeführt wurden, verkündete Intel, nun würde sich die Kernzahl alle zwei Jahre verdoppeln. Damit dürften wir 2015 die ersten 64-Kernprozessoren erwarten. Die kommen aber nicht. Nicht das Intel das nicht hinbekommt. Schon 2009 gab es bei der Westmere Generation 10 Kerne, im Einklang mit dem „Gesetz“ (das für 2009 acht Kerne vorhersagte) und heute liegt der Rekord bei den Xeon Prozessoren bei 18 Kernen mit Hyperthreading (36 logische Kerne). Daneben gibt es den Xeon Phi mit 50 Kernen, doch dazu später mehr. Warum aber belässt man es im Desktop-Segment bei zwei oder vier Kernen, wenn doch technisch mehr möglich sind?<\/p>\n

Nun es gibt eine Reihe von Gründen dafür. Der erste ist, dass im Desktop-Bereich meist ein Programm mit einem Thread aktiv ist. Andere Threads sind zwar auch vorhanden, arbeiten aber meist im Hintergrund und brauchen oft nur eine geringe Rechenleistung. Daher hat man mehr Arbeit in den Turbo-Boost gesteckt, darunter versteht man dass einer oder mehrere Kerne kurzzeitig eine höhere Taktfrequenz fahren können, wenn die anderen nicht ausgelastet sind. Das erhöht die Singlethreadperformance die im PC-Bereich so wichtig ist.\u00a0 Es verwundert nicht das Xeon Prozessoren die für Server gedacht sind und damit für Multithreadanwendungen mehr Kerne haben.<\/p>\n

Es gibt aber auch noch einen sehr einfachen Grund, warum es nicht so viele Kerne gibt, denn die müssen auch mit Daten versorgt werden. Bei der derzeitigen Intel Architektur<\/a> teilen sich alle Kerne einen gemeinsamen Level 3 Cache und einen gemeinsamen Frontbus zum Speicher. Der unterstützt im Desktopbereich maximal 4 Speicherriegel. Die Xeon Prozessoren haben nicht nur größere Caches, sondern unterstützen auch 8 oder 16 Speicherkanäle. Schon seit ewigen Zeiten ist Speicher der Flaschenhals des Systems. DDR-RAM konnte zwar das Problem des langsamen Zugriffs nicht lösen, das physikalisch bedingt ist, aber man hat als Kompensation die Datenrate erhöht, indem bei einem Zugriff viele Bänke in dem Chip angesprochen werden und diese dann nach dem ersten Zugriff relativ schnell die folgenden Daten an den Prozessor liefern. Sie landen in einem Cache, der wieder deutlich schneller als der Hauptspeicher ist. So merkt im Idealfall der Prozessor nichts von der Langsamkeit des Speichers, der wenn der Zugriff noch so erfolgen würde, wie vor Einführung von SD-RAM, für maximal 100 bis 133 MHz Takt gut wäre. Doch je mehr Kerne ein Prozessor hat um so kleiner der Anteil am Cache und um so öfters muss er auf den langsamen Hauptspeicher warten. So verwundert es nicht dass die Xeon Linie viel größere Caches als die Desktoplinie hat. Bei der E7-Serie sind es bis zu 37,5 MByte, Auf meinem Core I5-4690 immerhin eines der Spitzenprodukte der Desktoplinie sind es gerade mal 6 MByte.<\/p>\n

Doch es gibt auch Anwendungen, wo man viele Kerne auslasten kann und nicht so viel Cache braucht – im Supercomputing. Dort werden viele Daten mit immer der derselben Rechenvorschrift abgearbeitet, die Daten sind meist Felder und liegen so linear im Speicher. Dann dient der Cache nur als Durchgangsstation und wenn der Prozessor vorrausschauend die Daten anfordert wirkt sich auch die Langsamkeit des Speichers nicht so aus. Der Xeon Phi von Intel basiert z.B. auf den relativ einfachen Kernen des Pentiums, erweitert aber um eine AVX Einheit ,die bis zu 512 Bit auf einmal bearbeitet (in den normalen Prozessoren maximal 256 Bit). Den L3-Cache hat man dort weggelassen, aber das Speicher Interface enorm ausgebaut: bis zu 352 GByte\/s gehen dort über den Bus – im Desktopbereich sind es pro Modul derzeit maximal 12,8 GByte, bei vier Modulen also maximal 51,2 GByte. Damit dies geht, sitzt der Speicher mit den Prozessoren auf einer Karte mit entsprechend vielen Datenleitungen. Dieselbe Technik setzen auch Grafikkarten ein die sehr viele Shader mit Daten zu versorgen haben.<\/p>\n

Für solche Zwecke wurde auch der Pezy-SC Coprozessor<\/a> entworfen: Hier werkeln 1024 Kerne die bei 733 MHZ bis zu 3 TFlop erreichen (4 einfach oder zwei doppelt genaue Rechnungen pro Takt). Um diese Kerne zu versorgen hat er ein Speicherinterface von 2048 Bit Breite (Core und Xeon Serie: 64 Bit pro Modul) das bis zu 1533 GByte pro Sekunde transferiert. Entsprechend muss einen auch nicht verwundern, dass der Chip nicht weniger als 2112 Anschlüsse hat (allerdings erreichen auch Core Prozessoren heute schon 1150 Pins).<\/p>\n

Solange aber die Anwendungen für solche Hardware beim Durchschnittsbenutzer fehlen, wird’s wohl bei wenigen Kernen bleiben. Intel hat stattdessen in den letzten Jahren immer mehr integriert. Speicherkontroller, PCI-E Controller und zuletzt auch die Grafik. Die letztere hat von Generation zu Generation an Geschwindigkeit zugelegt, während die Prozessoren kaum noch schneller werden. Ich vermute dieser Trend geht so weiter. Derzeit ruht sich die Firma auf dem erreichten aus und plant nicht die 14 nm Fertigungstechnologie für Desktopprodukte einzusetzen, sondern nur für energiesparende Mobilprozessoren. Man will im Desktopbereich eine Generation überspringen und auf Haswell folgt gleich Skylake als neue Architektur.\"\"\/<\/p>\n","protected":false},"excerpt":{"rendered":"

Nächste Woche gibt es bei ALDI einen Tablett-PC mit Achtkernprozessor und auch Intel hat bei den Desktop Exemplaren dieses Jahr mit 6 bzw. 8 Kernen eine Schippe draufgelegt, doch noch immer sind das deutlich weniger als man nach Intels eigenen Angaben erwarten dürfte. Als 2005 die ersten Dualcoreprozessoren eingeführt wurden, verkündete Intel, nun würde sich […]<\/p>\n","protected":false},"author":169,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_memberships_contains_paid_content":false,"footnotes":""},"categories":[4],"tags":[1924,3811,3810,3809,3039],"class_list":["post-10706","post","type-post","status-publish","format-standard","hentry","category-computer","tag-ddr-ram","tag-kerne","tag-pezy-sic","tag-xeon","tag-xeon-phi","entry"],"a3_pvc":{"activated":false,"total_views":847,"today_views":0},"jetpack_featured_media_url":"","jetpack-related-posts":[{"id":18610,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/27\/galileos-cds-teil-1\/","url_meta":{"origin":10706,"position":0},"title":"Galileos CDS – Teil 1","author":"Bernd Leitenberger","date":"27. M\u00e4rz 2026","format":false,"excerpt":"Hall\u00f6chen, es wird Zeit das ich mich mal wieder melde. Es gab zwei Gr\u00fcnde, warum ich mich so rar gemacht habe. Das eine ist das es gerade nicht so viel aktuelles gibt, au\u00dfer einem Update zu Artemis, zu dem ich vielleicht noch etwas schreibe. W\u00e4hrend Trump das ganze Programm nach\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/4fb81c7bafbd4d9d88b5695abdb33d29","width":350,"height":200},"classes":[]},{"id":18612,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/28\/galileos-cds-teil-2\/","url_meta":{"origin":10706,"position":1},"title":"Galileos CDS \u2013 Teil 2","author":"Bernd Leitenberger","date":"28. M\u00e4rz 2026","format":false,"excerpt":"So, heute geht es weiter mit Teil 2 \u00fcber Galileos CDS, dieser Beitrag schlie\u00dft nahtlos an den ersten Beitrag von gestern an, wie man schon an der ersten Textzeile sieht. Nach der Einleitung im ersten Teil geht es heute weiter damit warum der RCA 1802 genutzt wurde und was seine\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/191e4b0728de42829cf656027b84dc82","width":350,"height":200},"classes":[]},{"id":18614,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/29\/galileos-cds-teil-3\/","url_meta":{"origin":10706,"position":2},"title":"Galileos CDS – Teil 3","author":"Bernd Leitenberger","date":"29. M\u00e4rz 2026","format":false,"excerpt":"So nun zum dritten Teil \u00fcber das prim\u00e4re Computersystem von Galileo, das CDS. Nachdem sich die ersten beiden Teile nur mit dem RCA 1802, warum er gew\u00e4hlt wurde und seiner Architektur befassten geht es heute um das Computersystem selbst. Der Artikel schlie\u00dft so an seine beiden Vorg\u00e4nger gestern und vorgestern\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/6e7f572a246b4ac395de9c260733b707","width":350,"height":200},"classes":[]},{"id":4557,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2011\/04\/03\/atom-und-wahlnachlese\/","url_meta":{"origin":10706,"position":3},"title":"Atom- und Wahlnachlese","author":"Bernd Leitenberger","date":"3. April 2011","format":false,"excerpt":"Nun einige Wochen nach dem Super-Gau von Japan wird es an der Zeit f?r eine Nachlese und zwar eine etwas allgemeiner gehaltene. Ich m?chte an dieser Stelle mal meine Einstellung zur Kernkraft in den letzten Jahrzehnten reflektieren. Ich war urspr?nglich f?r Kernkraft. Wie viele andere, glaubte ich an umweltfreundliche Energie\u2026","rel":"","context":"In "Allgemein"","block_context":{"text":"Allgemein","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/"},"img":{"alt_text":"","src":"","width":0,"height":0},"classes":[]},{"id":18519,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/02\/03\/warum-elon-musk-zum-mars-will\/","url_meta":{"origin":10706,"position":4},"title":"Warum Elon Musk zum Mars will","author":"Bernd Leitenberger","date":"3. Februar 2026","format":false,"excerpt":"K\u00fcrzlich war ich bei einem Vortrag \u00fcber das Alphateilchenspektrometer, das 1997 bei der Mars Mission Sojourner als deutsches Experiment (Max-Planck-Institut f\u00fcr Chemie aus Mainz) mitflog, was damals etwas Besonderes war. In der Unterhaltung nach dem Vortrag meinte der inzwischen emittierte Wissenschaftler, dass sich sogar Elon Musk f\u00fcr die Ergebnisse interessiert\u2026","rel":"","context":"In "M\u00fcnchhausens Kolumne"","block_context":{"text":"M\u00fcnchhausens Kolumne","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/satire\/muenchhausen\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/644d63c4123243a3900cf5c92fa7398b","width":350,"height":200},"classes":[]},{"id":18524,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/02\/06\/elon-musks-ki-rechenzentren-im-orbit-nochmals-nachgerechnet\/","url_meta":{"origin":10706,"position":5},"title":"Elon Musks KI-Rechenzentren im Orbit – nochmals nachgerechnet","author":"Bernd Leitenberger","date":"6. Februar 2026","format":false,"excerpt":"Ich habe mich ja schon mal mit diesem Thema besch\u00e4ftigt, in dem es vor allem um die Kosten und den wirtschaftlichen Unsinn ging - warum sollte ich ein Rechenzentrum in den Orbit bringen, wenn ich es billiger auf der Erde bauen kann und es auch gen\u00fcgend Gegenden gibt in denen\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/78014052fde04012a2be60bd108cd4bb","width":350,"height":200},"classes":[]}],"jetpack_sharing_enabled":true,"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/10706","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/users\/169"}],"replies":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/comments?post=10706"}],"version-history":[{"count":0,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/10706\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/media?parent=10706"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/categories?post=10706"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/tags?post=10706"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}