{"id":13250,"date":"2018-02-13T09:57:56","date_gmt":"2018-02-13T08:57:56","guid":{"rendered":"https:\/\/www.bernd-leitenberger.de\/blog\/?p=13250"},"modified":"2025-06-22T07:22:58","modified_gmt":"2025-06-22T05:22:58","slug":"die-ipc-werte-in-der-intel-welt-bestimmt-mit-dhrystone","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2018\/02\/13\/die-ipc-werte-in-der-intel-welt-bestimmt-mit-dhrystone\/","title":{"rendered":"Die IPC Werte in der Intel Welt bestimmt mit Dhrystone"},"content":{"rendered":"
<\/div>\n

<\/path><\/svg><\/i> \"Loading\"<\/p>\n

<\/div>\n

Den heutigen Artikel scheibe ich ergänzend zu meinem Grundlagenartikel<\/a> über den Zuwachs an Geschwindigkeit bei Intel Prozessoren anhand des Dhrystone Benchmarks. Diesmal dreht sich alles um ein Kriterium: den IPC, die Abkürzung von Instructions per Cycle (Anweisungen pro Maschinenzyklus). Da geht schon das erste Erklären los. Was ist ein Maschinenzyklus? Jeder Prozessor hat einen Taktgeber. Bei jedem Taktschlag tut er etwas. Ein Maschinenzyklus besteht aus mehreren Takten. Der einfachste Zyklus aus drei Teilen: Daten aus dem Speicher holen, Befehl aus den Daten herausholen, Befehl ausführen. Die Definition eines Zyklus war früher wichtig, weil er die Geschwindigkeitsanforderungen an das Speichersystem definiert. Im obigen Basiszyklus von drei Takten wird nur im ersten Takt auf den Speicher zugegriffen, dann reicht für diesen eine Zugriffszeit, die nur einem Drittel der Geschwindigkeit des Mikroprozessors entspricht. Die meisten Prozessoren in der unteren Übersicht haben einen IPC-Wert größer 1, das heißt, die obige Definition des Taktzyklus ist nicht anwendbar, weil der Prozessor durch interne Parallelisierung (Pipeline, Parallelverarbeitung) mehrere Befehle pro Takt ausführt.<\/p>\n

Der Dhrystone ist ein Benchmark<\/a>. Jeder Benchmark dient dazu, die Geschwindigkeit eines Computers zu messen. Dazu einige Bemerkungen über Faktoren, die beim Beurteilen eines Benchmarks wichtig sind. Zuerst einmal ist wichtig, welche Bedingungen beim Lauf des Benchmarks erfüllt sind. Selbst beim selben Binärcode kann es verschiedene Resultate auf unterschiedlichen Computern geben. Das hängt vom Betriebssystem ab. Das Programm benötigt Funktionen des Betriebssystems, um auf Dateien oder Geräte zuzugreifen, wie den Monitor. Beim Dhrystone Benchmark gibt es kaum Benutzung von Betriebssystemfunktionen. Trotzdem differieren die Ergebnisse eines Benchmarks unter Windows, MacOs und Linux leicht. Der Grund ist das heutige Betriebssysteme Multitasking-Betriebssysteme sind. Selbst wenn der Benchmark das einzige Programm ist, das läuft, dann gibt es noch etliche andere Prozesse, die im Hintergrund laufen und ebenfalls Ressourcen benötigen. Dazu kommt je nach Auslegung des Benchmark auch, wie groß und schnell der Speicher ist. Wenn ein Benchmark viel auf den Speicher zugreift, so kann dies wesentlich für die Gesamtgeschwindigkeit sein. Das ist bei diesem Benchmark aber nicht der Fall.\"\"<\/p>\n

Der wichtigste Faktor ist heute der Compiler. Dhrystone wurde in C geschrieben, der populärsten Programmiersprache<\/a>. Für sie gibt es zahlreiche Compiler. Ein Compiler analysiert den Quelltext und übersetzt ihn in Maschinensprache. Die Algorithmen sind dazu unterschiedlich. Bei Intels Prozessoren erzeugen meist auch Intels Compiler den schnellsten Code. Sie kennen den internen Ablauf und die genauen Ausführungszeiten der Befehle, die heute nicht mehr absolut angegeben werden können, sondern oft von anderen Befehlen abhängen. Zudem gibt es je nach Prozessor noch Spezialbefehle. Schon der 8086 hatte \u201eStringbefehle\u201c, die das sequenzielle Abarbeiten einer Bytekette beschleunigten. Die aktuellen Prozessoren haben Spezialbefehle, die das Verschlüsseln und Entschlüsseln nach AES beschleunigen und Rechenbefehle, die mehrere Zahlen auf einmal verarbeiten. Daher muss für einen Vergleich auch immer derselbe Compiler eingesetzt werden.<\/p>\n

Die Bedeutung des Compilers geht noch weiter. Heutige Compiler optimieren den Quellcode. Das heißt, sie können eine ineffiziente Programmzeile durch eine effiziente ersetzen. Das kann sehr weit gehen. So ist in so alten Benchmarks der Code oft trivial. In einer Schleife wird z.\u00a0B. immer dieselbe Berechnung durchgeführt, deren Ergebnis aber nie verwendet. Der Compiler erkennt das und die Schleife durch eine einzelne Anweisung ersetzen, in der nur der letzte Durchlauf durchgeführt wird. Bei den heutigen Prozessoren kann es sein, das wenn in einer Schleife deren Anweisungen unabhängig sind, sie durch den Compiler in mehrere Teilschleifen aufgespaltet wird und diese auf die Kerne verteilt werden. Der Codeteil läuft so viel schneller.<\/p>\n

Das Problem der optimierenden Compiler gab es schon in den Achtzigern, als der Dhrystone Benchmark entstand. Auf den Dhrystone 1 folgte der Dhrystone 2, der Code enthielt, den man nicht so gut optimieren konnte. Seitdem ist der Code aber gleich geblieben. Heutige Compiler haben daher kein Problem den Code aus den Achtzigern zu optimieren.<\/p>\n

Die Bedeutung für die Praxis<\/h3>\n

Wenn sie Software kaufen, dann können sie sich sicher sein, dass diese ohne viele Optimierungen erstellt wurde. Der Grund ist einfach: Sowohl Intel wie AMD haben zahlreiche Prozessoren im Angebot. Bei Intel reicht das von einfachen Atoms in den Celerons mit einem \u201eJ\u201c in der Bezeichnung, für einen Verkaufspreis von 20 bis 30 Euro bis zu Xeon Serverprozessoren<\/span><\/span><\/a> mit Verkaufspreisen von mehreren Tausend Euro. Sie unterscheiden sich in Zahl der Prozessorkerne, Taktfrequenz aber auch interner Architektur. Die Atoms haben z.B. nicht die seit dem Pentium Pro eingeführte Out-of-Order-Architektur<\/a>. Je teurer ein Prozessor ist, desto mehr Spezialfähigkeiten hat er. 2018, während ich diesen Beitrag schreibe, gibt es z.B. bei den Fließkommaeinheiten, die Generationen AVX2, AVX3 und AVX512<\/a>. Ein Programm, das AVX512 nutzt, würde nur auf den teuersten Prozessoren von Intel laufen, aber allen anderen mit einem Fehler abbrechen. Noch problematischer: AMD kopiert nicht die Prozessoren von Intel, sondern entwickelt eigene. Der Kernbefehlssatz ist identisch, doch AMD hat eigene Befehle, die es bei Intel nicht gibt und umgekehrt.<\/p>\n

Daher wird ein Programm so kompiliert, dass es auf möglichst vielen Prozessoren läuft ohne spezielle Optimierungen. Wer Programme für eine bestimmte Architektur erstellt, das ist z.B. bei Firmen der Fall, wo viele Computer desselben Typs vorhanden sind oder für Supercomputer, kann man diese Optimierungen anwenden. Aufgrund dessen sollte man beim Dhrystone Benchmark die \u201eNicht-Optimierte\u201c Version als Referenz für die Geschwindigkeit nehmen.<\/p>\n

Der Dhrystone Benchmark<\/h3>\n

Der Dhrystone Benchmark ist sehr alt, er stammt von 1984. Das ist ein Nachteil, aber auch ein Vorteil. Ein Nachteil, weil er nur grundlegende Fähigkeiten der CPU prüft, zudem ein synthetischer Benchmark, nicht ein konkretes Problem, das ausgeführt wird oder gar die Geschwindigkeit eines Anwendungsprogramms. Das wäre aber nicht möglich. Würde man z. B. die Geschwindigkeit eines Editors im Jahre 1984 messen, so wäre er 2017 gar nicht mehr ausführbar, da das Betriebssystem, z.B. MS-DOS<\/a> heute nicht mehr nativ ausgeführt werden kann.<\/p>\n

Trotzdem gibt der Dhrystone Benchmark die Geschwindigkeit eines Computers relativ gut wieder, weil die meisten Befehle eben die gebräuchlichsten sind und die gab es schon 1984. Bei diesem Benchmark liegt der Hauptaugenmerk auf Zeichenkettenoperationen, wie sie bei Textverarbeitung benötigt werden. Damit kann man Prozessoren über einen Zeitraum von 30 Jahren vergleichen. Die Ausgabe ist für heutige Verhältnisse etwas kryptisch, es sind VAX-MIPS. Vereinfacht gesagt gibt der Benchmark an, wie schnell der Prozessor verglichen mit einer VAX 11\/780 <\/a>ist. Die VAX 11\/780 ist einer der bekanntesten und meistverkauftesten Minicomputer und er erschien schon 1977. 1984 erreichten die schnellsten Mikroprozessoren wie der 80286 <\/a>oder 68000 die Geschwindigkeit einer VAX, wie der Dhrystone Benchmark belegte. Das war natürlich für das Ego äußert förderlich, kostete doch ein solcher High-Power-PC eine vierstellige Summe, während eine VAX 11\/780 so groß wie eine Kommode war und im fünfstelligen Bereich lag. Allerdings hat Digital Equipment, Hersteller der VAX, wenig später auch eine VAX in PC-Größe auf den Markt gebracht.<\/p>\n

Die Angabe \u201eVAX-MIPS\u201c gibt an, dass der Programmautor annahm, dass eine VAX 1 Million Befehle pro Sekunde ausführt (MIPS: Million Instructions per Second). In der Realität führte die VAX aber nur 0,5 MIPS pro Sekunde durch. So decken sich auch die offiziellen MIPS-Angaben des Intel 80386<\/a> (9,6 MIPD bei 40 MHz) mit dem Messergebnis des Dhrystone Benchmarks (4,32 ~ 0,5 * 9,6).<\/p>\n

Die Tabelle habe ich einer anderen Webseite<\/a> übernommen. Ich habe mich auf einen Prozessor pro Generation beschränkt. Die Tabelle enthält zahlreiche Prozessoren, darunter auch verschiedene Taktfrequenzen eines Prozessors oder von verschiedenen Herstellern (früher wurden x86 Prozessoren auch von IBM<\/a>, Cyrus und anderen Firmen gefertigt. Innerhalb einer Generation steigt die Geschwindigkeit aber meist linear mit der Taktfrequenz an.<\/p>\n

Bei Intel hatten die Prozessoren zuerst Nummern (8086<\/a>, 80286, 80386, 80486<\/a>), dann Pentium (Pentium, Pentium Pro<\/a>, Pentium II, Pentium III und Pentium 4). Das letzte Schema ist das der Core. Benennung. Nach einer Übergangszeit gibt es heute eine vierstellige Nummer. Die erste Ziffer gibt die Generation an. Aktuell im Januar 2018 ist die Ziffer \u201e8\u201c. Gefertigt wercen aber auch noch die Vorgängergeneration mit den Ziffern 6 und 7. Die letzten drei Ziffern dahinter geben die Typennummer an, hier gilt: je höher desto leistungsfähiger. Um das Ganze noch zu verkomplizieren, gibt es mehrere Serien. Celeron und Pentium<\/a> stellen die Einstiegsklasse da, in der Icore Serie werden die Prozessoren in den Serien i3, i5<\/a> und i7 leistungsfähiger und ganz oben die Xeon Serie für Server.<\/p>\n

Oberflächlich betrachtet gibt es einen enormen Geschwindigkeitsunterschied zwischen dem ersten Prozessor in der Liste, dem 80386 und dem Letzten, einem Prozessor der Haswell-Generation (er erschien 2014). Dieser Unterschied relativiert sich, wenn man die VAX-MIPS durch die Taktfrequenz teilt. Das Ergebnis habe ich in diesem ersten Schaubild zusammengefasst. Er gibt pro Prozessor die Angabe VAX-MIPS\/MHz wieder. In Diagramm 1 für die nicht optimiere Version, in Diagramm 2 für die optimierte Version.<\/p>\n

\"\"<\/p>\n

\"\"<\/p>\n

Es ist der \u201enicht-optimierte\u201c Wert, stellvertretend für normale Programme um den Faktor 4 gestiegen, der optimierte Wert etwa den Faktor 8. In beiden Diagrammen fällt der Pentium 4<\/a> auf. Seine Architektur war auf hohe Taktgeschwindigkeit optimiert, dafür nahm man eine langsamere Verarbeitung der Befehle in Kauf. Er hatte weniger Parallelität als sein Vorgänger, der Pentium III. Der Takt konnte auch rasch von 1,2 auf 3 GHz gesteigert werden, dann jedoch nur noch langsam. Der Pentium 4 erwies sich als technologische Sackgasse. Die heutigen Prozessoren der Core-Generation <\/a>basieren auf dem Pentium M, der deswegen auch mit aufgeführt ist. Seine Architektur basiert aber letztendlich auf dem Pentium Pro. Betrachtet man das Diagramm und die Tabelle, so fällt auf, das bei nicht-optimierten Programmen seit dem Pentium Pro von 1995 also mehr als 20 Jahren ist der IPC-Wert von 0,46 auf maximal 0,542 gestiegen. Bei den optimierten Dhrystone sieht es besser aus, das liegt daran, dass seit der Core Generation es mehrere Kerne pro Prozessor gibt und der Compiler so den Code auf mehrere Kerne verteilen kann.<\/p>\n

Betrachtet man nun die absolute Performance, so zeigt sich in Diagramm 3, dass der Anstieg lange langsam war. Die Taktfrequenzen stiegen anfangs langsam an. Der 8086 erschien 1978 mit maximal 8 MHz, in 15 Jahren konnte man ihn bis 1993 beim 80486 auf 50 MHz, also um den Faktor 6 steigern. Dann stieg der Takt einige Jahre lang rasant an, um im Jahr 2003 3.000 MHz zu erreichen \u2013 in zehn Jahren der Faktor 50. Damit war eine physikalische Grenze erreicht, da bei jedem Takt Transistoren Strom abgeben, steigt die Verlustleistung bei steigendem Takt rapide an. Diese Leckströme führten auch zum Ende der Pentium 4 Architektur die 7 bis 9 GHz erreichen sollte. Seitdem sind die Taktraten nur wenig angestiegen, was sich dann auch im Plateau in den letzten Jahren niederschlägt.<\/p>\n

\"Dhrystone<\/p>\n

In der Summe ist es heute so, dass ein aktueller PC der Skylake\/Kabylake<\/a>-Generation (2018 aktuell) zwar schneller aber nicht mehr signifikant schneller als einer der Ivy-\/Sandybridge<\/a> Generation von 2012\/13 ist. Da seit 2017 AMD mit der Zen<\/a>-Architektur wieder attraktive CPU\u2018s fertigt, setzt heute Intel eher auf mehr Kerne um sich besser zu positionieren, bisher aber nur im Spitzensegment.<\/p>\n","protected":false},"excerpt":{"rendered":"

<\/div>\n

<\/path><\/svg><\/i> \"Loading\"<\/p>\n

<\/div>\n

Den heutigen Artikel scheibe ich ergänzend zu meinem Grundlagenartikel über den Zuwachs an Geschwindigkeit bei Intel Prozessoren anhand des Dhrystone Benchmarks. Diesmal dreht sich alles um ein Kriterium: den IPC, die Abkürzung von Instructions per Cycle (Anweisungen pro Maschinenzyklus). Da geht schon das erste Erklären los. Was ist ein Maschinenzyklus? Jeder Prozessor hat einen Taktgeber. […]<\/p>\n","protected":false},"author":169,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":""},"categories":[4],"tags":[],"class_list":["post-13250","post","type-post","status-publish","format-standard","hentry","category-computer","entry"],"a3_pvc":{"activated":true,"total_views":743,"today_views":0},"jetpack_featured_media_url":"","jetpack-related-posts":[{"id":18612,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/28\/galileos-cds-teil-2\/","url_meta":{"origin":13250,"position":0},"title":"Galileos CDS \u2013 Teil 2","author":"Bernd Leitenberger","date":"28. M\u00e4rz 2026","format":false,"excerpt":"So, heute geht es weiter mit Teil 2 \u00fcber Galileos CDS, dieser Beitrag schlie\u00dft nahtlos an den ersten Beitrag von gestern an, wie man schon an der ersten Textzeile sieht. Nach der Einleitung im ersten Teil geht es heute weiter damit warum der RCA 1802 genutzt wurde und was seine\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/191e4b0728de42829cf656027b84dc82","width":350,"height":200},"classes":[]},{"id":18614,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/29\/galileos-cds-teil-3\/","url_meta":{"origin":13250,"position":1},"title":"Galileos CDS – Teil 3","author":"Bernd Leitenberger","date":"29. M\u00e4rz 2026","format":false,"excerpt":"So nun zum dritten Teil \u00fcber das prim\u00e4re Computersystem von Galileo, das CDS. Nachdem sich die ersten beiden Teile nur mit dem RCA 1802, warum er gew\u00e4hlt wurde und seiner Architektur befassten geht es heute um das Computersystem selbst. Der Artikel schlie\u00dft so an seine beiden Vorg\u00e4nger gestern und vorgestern\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/6e7f572a246b4ac395de9c260733b707","width":350,"height":200},"classes":[]},{"id":18610,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/27\/galileos-cds-teil-1\/","url_meta":{"origin":13250,"position":2},"title":"Galileos CDS – Teil 1","author":"Bernd Leitenberger","date":"27. M\u00e4rz 2026","format":false,"excerpt":"Hall\u00f6chen, es wird Zeit das ich mich mal wieder melde. Es gab zwei Gr\u00fcnde, warum ich mich so rar gemacht habe. Das eine ist das es gerade nicht so viel aktuelles gibt, au\u00dfer einem Update zu Artemis, zu dem ich vielleicht noch etwas schreibe. W\u00e4hrend Trump das ganze Programm nach\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/4fb81c7bafbd4d9d88b5695abdb33d29","width":350,"height":200},"classes":[]},{"id":18676,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/05\/31\/die-glorreichen-10-programmiersprachen\/","url_meta":{"origin":13250,"position":3},"title":"Die glorreichen 10 \u2013 Programmiersprachen","author":"Bernd Leitenberger","date":"31. Mai 2026","format":false,"excerpt":"Ich wollte mal eine Reihe in dieser Rubrik \u00fcber Programmiersprachen machen. Zuerst dachte ich daran eine Liste nach meinen pers\u00f6nlichen Favoriten zu erstellen. Anfangs bef\u00fcrchtete ich, dass ich gar nicht auf 10 komme, aber es sind tats\u00e4chlich mehr, wenngleich ich in vielen Sprachen nur kleine Programme verfasst habe oder mich\u2026","rel":"","context":"In "Die Glorreichen 10"","block_context":{"text":"Die Glorreichen 10","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/die-glorreichen-10\/"},"img":{"alt_text":"","src":"https:\/\/vg09.met.vgwort.de\/na\/4073c4f9dc6943a08702cdde13605d43","width":350,"height":200},"classes":[]},{"id":18511,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/01\/27\/musks-ki-rechenzentren-im-orbit\/","url_meta":{"origin":13250,"position":4},"title":"Musks KI-Rechenzentren im Orbit","author":"Bernd Leitenberger","date":"27. Januar 2026","format":false,"excerpt":"Bei meinem regelm\u00e4\u00dfigen Besuch des Space Reviews stie\u00df ich auf diesen Artikel: SpaceX, orbital data centers, and the journey to Mars. Ich hatte in meiner Nachlese schon erw\u00e4hnt das Elon Musk, nachdem er dies lange verschoben hat nun plant SpaceX an die B\u00f6rse zu bringen. Ich meinte aber, das l\u00e4ge\u2026","rel":"","context":"In "SpaceX"","block_context":{"text":"SpaceX","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/spacex\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/0ee72da693054bc3b5c3f00214a7e2b3","width":350,"height":200},"classes":[]},{"id":18683,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/06\/01\/die-glorreichen-10-programmiersprachen-2\/","url_meta":{"origin":13250,"position":5},"title":"Die glorreichen 10 \u2013 Programmiersprachen (2)","author":"Bernd Leitenberger","date":"1. Juni 2026","format":false,"excerpt":"Der heutige Teil schlie\u00dft nahtlos an den ersten Teil an, der gestern erschien. Es geht um 10 Kriterien anhand derer man Programmiersprachen kategorisieren kann. Maschinennah oder universell, aber komplex Als eine maschinennahe Sprache bezeichnet man eine Sprache, die nahe den M\u00f6glichkeiten von Prozessoren ist. Das Paradebeispiel ist C. Alle Prozessoren\u2026","rel":"","context":"In "Die Glorreichen 10"","block_context":{"text":"Die Glorreichen 10","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/die-glorreichen-10\/"},"img":{"alt_text":"","src":"https:\/\/vg09.met.vgwort.de\/na\/7f5d9cf5265047179df05b778bf455b5","width":350,"height":200},"classes":[]}],"jetpack_sharing_enabled":true,"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/13250","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/users\/169"}],"replies":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/comments?post=13250"}],"version-history":[{"count":0,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/13250\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/media?parent=13250"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/categories?post=13250"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/tags?post=13250"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}