{"id":13287,"date":"2018-03-16T17:45:38","date_gmt":"2018-03-16T16:45:38","guid":{"rendered":"https:\/\/www.bernd-leitenberger.de\/blog\/?p=13287"},"modified":"2018-03-16T17:45:38","modified_gmt":"2018-03-16T16:45:38","slug":"warum-gibt-es-desktop-prozessoren-mit-nur-wenigen-kernen","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2018\/03\/16\/warum-gibt-es-desktop-prozessoren-mit-nur-wenigen-kernen\/","title":{"rendered":"Warum gibt es Desktop-Prozessoren mit nur wenigen Kernen?"},"content":{"rendered":"

Als 2004 von Intel der erste Zweikernprozessor auf den Markt kam, kündigte Intel an, dass sich die Kernzahl jede Generation verdoppeln würde. Der Pentium D entstand im 90 nm Prozess. Seitdem gab es die Schritte 65 nm (Merom), 45 nm (Penryn, Nehalem), 32 nm (Westmere, Sandy Bridge), 22 nm (Ivy Bidge, Haswell), 14 nm (Broadwell, Skylake, Kably Lake, Coffee Lake). Wäre Intel dem Versprechen von 2005 gefolgt, so hätten wir heute 64 Kerne pro Prozessor.<\/p>\n

Dem ist nicht so. Lange Zeit gab es maximal 4 echte physikalische Kerne im Desktopbereich. Durch Hyperthreading können diese dem Betriebssystem 8 logische Kerne vortäuschen, jedoch ist dies nicht gleichbedeutend mit 8 echten physisch vorhanden Kernen. Mit der Einführung von Ryzen gibt es auch für den Normalverbraucher mehr Kerne, sowohl von Intel wie AMD. Allerdings zu hohen Preisen. Warum hat Intel die Prozessoren mit vielen Kernen nicht umgesetzt?<\/p>\n

Nun Intel hat es umgesetzt. Die Serverlinie, die Xeon-Prozessoren gibt es mit bis zu 36 Kernen zu kaufen. Der Beschleuniger Xeon Phi sogar mit 50 Kernen. Im Desktop Segment hat man aber lange Zeit nur maximal 4 Kerne pro Chip untergebracht. Mehr noch, erst vor wenigen Jahren flogen die Einkernprozessoren aus dem Einstiegssegment bei den Atoms aus dem Programm.<\/p>\n

Tatsächlich hat man die Transistorenzahl pro CPU in den letzten 13 Jahren deutlich erhöht. Die erste Generation mit Mehrfachkernen, der Pentium D hatte noch 230 Millionen Transistoren bei zwei Kernen. Ein Skylake Prozessor hat 1750 Millionen Transistoren, das würde also bei gleicher Architektur für 15 Kerne reichen. Da ein Großteil der Transistorzahl auf die Caches entfällt und die nicht proportional mitwachsen, wären es noch deutlich mehr Kerne. Es wäre also möglich die Kernanzahl unterzubringen, zumal sich die Mikroarchitektur nach Aufgabe der Netburst-Architektur des Pentium 4 kaum noch geändert hat. Doch es gibt einen gravierenden Grund und den sieht man anhand dieser Tabelle:<\/p>\n\n\n\n<\/colgroup>\n\n\n\n\n\n\n\n
Zugriff<\/th>\nLatenz<\/th>\n<\/tr>\n<\/thead>\n
L1-Cache<\/td>\n4 Takte<\/td>\n<\/tr>\n
L2-Cache<\/td>\n11 – 12 Takte<\/td>\n<\/tr>\n
L3-Cahce<\/td>\n38 \u2013 44 Takte<\/td>\n<\/tr>\n
DDR4-RAM<\/td>\n41 Takte + 51 ns<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

\"\"
\nDie Taktzahl variiert leicht je nach Modell, je höher die Taktfrequenz desto höher die Latenz in der Tendenz. Bei der höchsten Frequenz von 4 GHz die bei Skylake derzeit verfügbar ist, benötigt ein Zugriff auf das DDR-RAM so 246 Takte.<\/p>\n

Der Grund ist relativ einfach: Die Zugriffszeit von RAM-Bausteinen hat sich seit Jahrzehnten kaum gebessert. Die 51 ns des DDR-RAM würden bei einem Zugriff pro Takt einen Maximaltakt von 20 MHz zulassen, nicht 4 GHz. Zum Glück greifen die meisten Befehle nicht auf das RAM zu, sondern interne Register oder sie haben gar nichts mit dem Speicher zu tun z.b. bei arithmetischen Operationen. Seit dem 80386 gibt es die Unterstützung von Caches, also sehr schnellen aber kleinen und teuren Zwischenspeichern. Diese sind inzwischen abgestuft. Der L1-Cache ist sehr klein, bei Skylake 32 KByte groß und getrennt nach Daten und Code. Gemeinsam ist der L2-Cache von 256 KByte Größe. Die ersten beiden Caches gibt es für jeden Kern. Gemeinsam für alle Kerne gibt es den L3-Cache. Er erlaubt es so auch schnell Threads und Daten von einem Kern auf den anderen Kern zu verschieben und erlaubt das alle Kerne mit denselben Daten arbeiten. Zudem kann man so den L3-Cache verkleinern, da er anders als die ersten beiden Caches nicht eine Kopie der Daten und des Codes pro Kern vorhalten muss.<\/p>\n

Die Caches maskieren das langsame RAM. Der Prozessor schaut zuerst im L1-Cache nach, ob er Daten dort findet. Ist dies der Fall, so bekommt er sie nach 4 Takten. Das gleiche gilt für Befehle. Ansonsten geht er zum L2-Cache, der zwar langsamer ist, aber dafür achtmal größer. Die Chance etwas zu finden steigt also an. Der L3-Cache hat unterschiedliche Größe je nach Modell ist er bei Skylake zwischen 3 und 8 MB groß und damit nochmals mindestens 12-mal größer als der L2-Cache.<\/p>\n

Die Caches lesen vorausschauend, transferieren also die nächsten Daten und Befehle in den Cache, bevor der Prozessor sie anfordert. Das geht, weil Code und Daten in hohem Maße lokal sind, also nicht verstreut im Speicher stehen. Nur deswegen geht das ganze Spiel auf. Denn DDR-RAM ist langsam. DDR4-RAM arbeitet mit einer Taktfrequenz von 2000 bis 2700 MHz. Pro Takt transferiert er 64 Bit, also 8 Byte. Das ergibt eine Transferrate von 19,2 GByte pro Sekunde bei 2,4 GHz. Abgerufen wird immer eine Cacheline, das sind 64 Byte, die in 8 Zugriffen des DDR-RAM übertragen werden. Das dauert bei einem Skylake Prozessor je nach Taktfrequenz 6-7 ns. Davon entfallen aber 4-5 ns, also der größte Teil auf die Wartezeit für den ersten Zugriff, denn der Basistakt, wichtig für den Zugriff hat sich seit der Einführung von DDR-RAM nicht geändert. Es sind 200 MHz nicht 1600 oder 2400.<\/p>\n

Das System funktioniert, sofern man nicht die Daten kreuz und quer aus dem Speicher abruft, wie man es in Benchmarks provozieren kann. Es gibt aber eine Einschränkung: Die Bandbreite des DDR4-RAM verteilt sich auf alle Prozessorkerne. Bei 4 Kernen und einem Modul sind es 4,8 GByte pro Kern. Hätte der Prozessor nun 32 Kerne, so würde das auf 0,6 GB<te\/s pro Kern sinken und damit auf ein zu geringes Niveau. Das sind bei 64 Bit Werten nur 75 Millionen Worte pro Sekunde, mithin dürfte bei einem 4 Ghz-Prozessor nur jeder 50-ste Befehl Daten holen oder Schreiben und das ist nicht der Fall.<\/p>\n

Es gibt zwei Möglichkeiten dies zu umgehen: größere Caches, damit Zugriffe auf den Hauptspeicher seltener werden und mehr Speichermodule. Beides findet man bei Xeon Serverprozessoren. Größere Caches verringern die Wahrscheinlichkeit, dass man Daten überhaupt aus dem Hauptspeicher holen muss. Serverprozessoren haben daher größere Caches. Je nach Typ bis zu 33 MB, während es bei den aktuellen Desktopprozessoren 3 bis 8 MB sind.<\/p>\n

Wichtiger ist aber: Der Chipsatz der Mainboards für Serverprozessoren unterstützt mehr Steckplätze. Mainboards für Desktoprechner haben zwei bis vier Modulsteckplätze, Serverboards acht bis 16. Damit kann man nicht nur mehr RAM ansprechen, sondern es steigt auch die Geschwindigkeit. Daten können z.B. nacheinander in mehreren Modulen abgelegt werden. Der Cache kann dann nicht nur eine Cachline abfragen, sondern eine pro Modul. Er erhält die Daten dann zwar nicht schneller, aber er ruft gleichzeitig mehr Module ab, ihre Datenübertragungsrate addiert sich.<\/p>\n

In Desktoprechnern ist es meist üblich das man nur einen oder zwei Steckplätze nutzt, z. b. Ein 4 GB Modul im ersten Steckplatz bei preiswerten Rechnern und zwei 4 GB Module mit beiden belegten Steckplätzen bei besser ausgestatteten Rechnern. Mehr Steckplätze werden selten benötigt und nur wenige User rüsten später auf. Daher findet man meist nur zwei Steckplätze, da dies Kosten spart bei der Herstellung aber auch beim Chipsatz, der entsprechend viele Steckplätze unterstützen muss.<\/p>\n

Ein zweites Speichermodul beschleunigt den Rechner typisch um 6 bis 10 %. Das ist wenig, aber immerhin billiger als einen 6-10 % schnelleren Prozessor zu kaufen, der vor allem bei hoher Taktfrequenz sehr teuer ist. Die Datenübertragungsrate ist dagegen weniger wichtig. Eine um 20 % höhere Taktfrequenz beim DDR-RAM (z.B. 2400 anstatt 2000 MHz) bringt typisch nur 2-3 Prozent mehr Geschwindigkeit, weil die Zugriffgeschwindigkeit wie oben erläutert der am längsten dauernde Teil eines Transfers ist.<\/p>\n","protected":false},"excerpt":{"rendered":"

Als 2004 von Intel der erste Zweikernprozessor auf den Markt kam, kündigte Intel an, dass sich die Kernzahl jede Generation verdoppeln würde. Der Pentium D entstand im 90 nm Prozess. Seitdem gab es die Schritte 65 nm (Merom), 45 nm (Penryn, Nehalem), 32 nm (Westmere, Sandy Bridge), 22 nm (Ivy Bidge, Haswell), 14 nm (Broadwell, […]<\/p>\n","protected":false},"author":169,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_memberships_contains_paid_content":false,"footnotes":""},"categories":[4],"tags":[3811,1039,103,4257],"class_list":["post-13287","post","type-post","status-publish","format-standard","hentry","category-computer","tag-kerne","tag-mehrkerne","tag-prozessoren","tag-skylake","entry"],"a3_pvc":{"activated":false,"total_views":660,"today_views":0},"jetpack_featured_media_url":"","jetpack-related-posts":[{"id":18610,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/27\/galileos-cds-teil-1\/","url_meta":{"origin":13287,"position":0},"title":"Galileos CDS – Teil 1","author":"Bernd Leitenberger","date":"27. M\u00e4rz 2026","format":false,"excerpt":"Hall\u00f6chen, es wird Zeit das ich mich mal wieder melde. Es gab zwei Gr\u00fcnde, warum ich mich so rar gemacht habe. Das eine ist das es gerade nicht so viel aktuelles gibt, au\u00dfer einem Update zu Artemis, zu dem ich vielleicht noch etwas schreibe. W\u00e4hrend Trump das ganze Programm nach\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/4fb81c7bafbd4d9d88b5695abdb33d29","width":350,"height":200},"classes":[]},{"id":18511,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/01\/27\/musks-ki-rechenzentren-im-orbit\/","url_meta":{"origin":13287,"position":1},"title":"Musks KI-Rechenzentren im Orbit","author":"Bernd Leitenberger","date":"27. Januar 2026","format":false,"excerpt":"Bei meinem regelm\u00e4\u00dfigen Besuch des Space Reviews stie\u00df ich auf diesen Artikel: SpaceX, orbital data centers, and the journey to Mars. Ich hatte in meiner Nachlese schon erw\u00e4hnt das Elon Musk, nachdem er dies lange verschoben hat nun plant SpaceX an die B\u00f6rse zu bringen. Ich meinte aber, das l\u00e4ge\u2026","rel":"","context":"In "SpaceX"","block_context":{"text":"SpaceX","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/spacex\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/0ee72da693054bc3b5c3f00214a7e2b3","width":350,"height":200},"classes":[]},{"id":18612,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/28\/galileos-cds-teil-2\/","url_meta":{"origin":13287,"position":2},"title":"Galileos CDS \u2013 Teil 2","author":"Bernd Leitenberger","date":"28. M\u00e4rz 2026","format":false,"excerpt":"So, heute geht es weiter mit Teil 2 \u00fcber Galileos CDS, dieser Beitrag schlie\u00dft nahtlos an den ersten Beitrag von gestern an, wie man schon an der ersten Textzeile sieht. Nach der Einleitung im ersten Teil geht es heute weiter damit warum der RCA 1802 genutzt wurde und was seine\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/191e4b0728de42829cf656027b84dc82","width":350,"height":200},"classes":[]},{"id":18614,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/29\/galileos-cds-teil-3\/","url_meta":{"origin":13287,"position":3},"title":"Galileos CDS – Teil 3","author":"Bernd Leitenberger","date":"29. M\u00e4rz 2026","format":false,"excerpt":"So nun zum dritten Teil \u00fcber das prim\u00e4re Computersystem von Galileo, das CDS. Nachdem sich die ersten beiden Teile nur mit dem RCA 1802, warum er gew\u00e4hlt wurde und seiner Architektur befassten geht es heute um das Computersystem selbst. Der Artikel schlie\u00dft so an seine beiden Vorg\u00e4nger gestern und vorgestern\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/6e7f572a246b4ac395de9c260733b707","width":350,"height":200},"classes":[]},{"id":4557,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2011\/04\/03\/atom-und-wahlnachlese\/","url_meta":{"origin":13287,"position":4},"title":"Atom- und Wahlnachlese","author":"Bernd Leitenberger","date":"3. April 2011","format":false,"excerpt":"Nun einige Wochen nach dem Super-Gau von Japan wird es an der Zeit f?r eine Nachlese und zwar eine etwas allgemeiner gehaltene. Ich m?chte an dieser Stelle mal meine Einstellung zur Kernkraft in den letzten Jahrzehnten reflektieren. Ich war urspr?nglich f?r Kernkraft. Wie viele andere, glaubte ich an umweltfreundliche Energie\u2026","rel":"","context":"In "Allgemein"","block_context":{"text":"Allgemein","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/"},"img":{"alt_text":"","src":"","width":0,"height":0},"classes":[]},{"id":18519,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/02\/03\/warum-elon-musk-zum-mars-will\/","url_meta":{"origin":13287,"position":5},"title":"Warum Elon Musk zum Mars will","author":"Bernd Leitenberger","date":"3. Februar 2026","format":false,"excerpt":"K\u00fcrzlich war ich bei einem Vortrag \u00fcber das Alphateilchenspektrometer, das 1997 bei der Mars Mission Sojourner als deutsches Experiment (Max-Planck-Institut f\u00fcr Chemie aus Mainz) mitflog, was damals etwas Besonderes war. In der Unterhaltung nach dem Vortrag meinte der inzwischen emittierte Wissenschaftler, dass sich sogar Elon Musk f\u00fcr die Ergebnisse interessiert\u2026","rel":"","context":"In "M\u00fcnchhausens Kolumne"","block_context":{"text":"M\u00fcnchhausens Kolumne","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/satire\/muenchhausen\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/644d63c4123243a3900cf5c92fa7398b","width":350,"height":200},"classes":[]}],"jetpack_sharing_enabled":true,"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/13287","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/users\/169"}],"replies":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/comments?post=13287"}],"version-history":[{"count":0,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/13287\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/media?parent=13287"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/categories?post=13287"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/tags?post=13287"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}