{"id":14481,"date":"2019-12-21T19:06:48","date_gmt":"2019-12-21T18:06:48","guid":{"rendered":"https:\/\/www.bernd-leitenberger.de\/blog\/?p=14481"},"modified":"2019-12-21T19:18:32","modified_gmt":"2019-12-21T18:18:32","slug":"mal-zu-langsam-dann-schnell-genug-dann-wieder-zu-langsam-der-speicher","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2019\/12\/21\/mal-zu-langsam-dann-schnell-genug-dann-wieder-zu-langsam-der-speicher\/","title":{"rendered":"Mal zu langsam, dann schnell genug, dann wieder zu langsam \u2013 der Speicher"},"content":{"rendered":"<p>W&auml;hrend sich die Technologie bei der CPU und den Logikbausteinen kaum ge&auml;ndert \u2013 hat, wenn man von der ersten Phase mal absieht, als noch R&ouml;hren eingesetzt wurden \u2013 gab es beim Speicher laufende Technologiewechsel und ich bin beim Lesen alter Dokumente auf eine erstaunliche Erkenntnis gesto&szlig;en, die ich am Schluss euch nicht vorenthalten darf.<img loading=\"lazy\" decoding=\"async\" src=\"https:\/\/vg06.met.vgwort.de\/na\/4f0fffdaff744898b4e19d6ef4105e69\" alt=\"\" width=\"1\" height=\"1\" \/><!--more--><\/p>\n<p>Jeder Computer braucht Speicher. Wenn man die ersten Maschinen mal ausblendet, die meist keinen dezidierten Speicher hatten, sondern die Logik selbst die wenigen Werte speicherte die in den Gleichungen ben&ouml;tigt wurden, etablierte sich ab Ende der Vierziger Jahre die Trennung von Logik und Speicher nach der von Neumann oder sp&auml;ter Harvard Architektur. Beide differieren, doch beide haben einen externen Speicher.<\/p>\n<p>Das Grundproblem, das Speicher hat, ist das er viel mehr Elemente enthalten muss, um Programme und Daten zu halten als die CPU und andere Logikbausteine. Hier ein Vergleich: Eine 8-Bit-CPU war je nach Typ aus zwischen 4.000 und 8.000 Transistoren aufgebaut. Ihr 64-K-Speicher war dagegen 524.000 Bits gro&szlig;. Bei der 16 Bit Generation waren es zwischen 29.000 und 134.000 Transistoren in der CPU bei 8 Millionen bis 128 Millionen Bits f&uuml;r den Speicher. Heute haben die gr&ouml;&szlig;ten CPU etwa 2 Milliarden Transistoren, doch 64 GByte Speicher, die einen Bruchteil davon kosten, umfasst 512 Milliarden Bits.<\/p>\n<p>Kurzum: Speicher musste pro Bit vor allem billig sein. Daher hat man schon immer versucht, f&uuml;r den Speicher eine andere Technologie einzusetzen als f&uuml;r die CPU. Den Anfang machte die Speicherung als akustisches Signal. Die ersten Speicher in der Univac bestanden aus mit Quecksilber gef&uuml;llten R&ouml;hren. Vorne wo die Bits geschrieben wurden, gab es einen piezoelektrischen Kristall, das ist ein Kristall, der bei Anlegen eines elektrischen Signals einen Druck aufbaut und umgekehrt, wenn er unter Druck ger&auml;t, ein elektrisches Signal abgibt. Schrieb man ein Bit so erzeugte das im Quecksilber eine kleine Welle die nach hinten lief. Dort sa&szlig; ein zweiter Kristall, der, wenn die Welle ankam, ein Signal abgab das verst&auml;rkt und (das Bit musste ja gespeichert werden) wieder vorne eingespeist wurde. Quecksilber wurde genommen, weil das die dichteste Fl&uuml;ssigkeit ist die es gibt und man so m&ouml;glichst viele Wellen pro R&ouml;hre am laufen lassen kann, sprich m&ouml;glichst viele Bits speichern konnte. Jede R&ouml;hre dieses \u201eVerz&ouml;gerungsspeichers\u201c konnte beim Univac 7 Dezimalziffern aufnehmen.<\/p>\n<p>Die Quecksilberr&ouml;hren sind unhandlich und erfordern ziemlich viel Aufwand f&uuml;r die Wartung und Versorgung mit Quecksilber, das zudem noch giftig ist. So hatten sie nur eine kurze Einsatzdauer. Sie wurden Ende der Vierziger Jahre vom Trommelspeicher abgel&ouml;st. Das Grundprinzip des Verz&ouml;gerungsspeichers wurde aber nochmals in den Sechziger bei magnetischen Verz&ouml;gerungsspeichern aufgegriffen: Dr&auml;hte aus bestimmten Legierungen leiten Magnetfelder wenn sie unter Strom gesetzt werden langsam durch den Draht. So konnte man auf einem Draht mehrere Bits speichern. Die man hinten ausla&szlig; und vorne wieder einspeiste. Auf der Erde in Rechnern selten eingesetzt fand sich etliche Anwendungen in Satelliten und Raumfahrzeugen f&uuml;r diese Technologie. Die Verz&ouml;gerungsr&ouml;hren auf Basis von Quecksilber starben dagegen Anfang der F&uuml;nfziger Jahre aus.<\/p>\n<p>Der Trommelspeicher speichert Information magnetisch und hat dasselbe Prinzip wie eine Festplatte, nur wird die Information nicht auf einer platten Scheibe, sondern der Au&szlig;enseite eines Zylinders geschrieben. Dort sitzen viele Schreib-\/Lese Kopfe je einer pro Spur (ein Kreisumfang in einer bestimmten H&ouml;he) und die Trommel rotiert. Das klingt gegen&uuml;ber der sp&auml;ter erfundenen Festplatte nach viel zus&auml;tzlichem Gewicht und Volumen, hatte aber den Vorteil das alle spuren gleich lang waren, damit auch die Bereiche die magnetisiert wurden. Bei der Festplatte muss sich (zumindest bei gleicher Sektoranzahl pro Spur) sich das nach der innersten Spur richten. Weiterer Vorteil: Die Fliehkr&auml;fte sind &uuml;berall gleich stark, so waren h&ouml;here Rotationsgeschwindigkeiten m&ouml;glich. Nun dauert es aber selbst bei 12.500 Umdrehungen \u2013 so schnell rotierte die Trommel beim IBM 650 Rechner \u2013 im Mittel 2,5 ms, bis ein Wert ausgelesen und geschrieben werden konnte, was selbst f&uuml;r die damaligen Computer der F&uuml;nfziger und Sechziger Jahre zu langsam war. Bei der IBM 650 wurde daher die Architektur des Rechners auf diesen Speicher ausgelegt. Heute haben Computer einen Befehlsz&auml;hler, der automatisch nach jedem Befehl erh&ouml;ht wird und dorthin zeigt, wo der n&auml;chste Befehl im Speicher ist, damit dieser ausgelesen werden kann. Bei der IBM 650 hatten Befehle im Opcode die Adresse des n&auml;chsten Befehls. War die Ausf&uuml;hrungszeit sowie die Zeit f&uuml;r das Lesen von der Trommel bekannt so konnte man den n&auml;chsten Befehl dort platzieren, wo der Schreiblesekopf sein w&uuml;rde, wenn der Befehl ausgef&uuml;hrt ist. Das macht, weil so der Platz fragmentiert wird, das Programmieren aber nicht einfacher.<\/p>\n<p>Wenn man schon die Information magnetisch speichert, dann auch so das man ohne Verz&ouml;gerung auf sie zugreifen kann \u2013 das f&uuml;hrte dazu das man kleine Eisenringe oder Ringe aus einer magnetisierbaren Legierung auf Draht aufzog. In einer Matrix aus Dr&auml;hten reichte der Strom an einem Kreuzungspunkt aus die Magnetisierung zu &auml;ndern, woanders nicht. Auslesen konnte man den Speicher &uuml;ber den Impuls, den er auf einer dritten stromfreien Leseleitung erzeugte. Magnetkernspeicher waren &uuml;ber die ganzen Sechziger Jahre bis Mitte der Siebziger die dominierende Speicherform. Anfangs noch sehr gro&szlig;, wurden die Ringe immer kleiner. Damit sank aber auch die Zeit, die man brauchte, um die Magnetisierung zu &auml;ndern und sie wurden schneller. Mit der Verkleinerung stieg auch die Dichte, die man pro Volumen unterbringen konnte und bald entwickelte man Maschinen, die die Ringe auff&auml;deln konnten, anstatt das man dies manuell machen musste, sodass die Kosten sanken. Die ersten Ringe hatten einen Durchmesser von 2,5 mm, die Letzten einen von 0,33 mm. Die Kosten sanken von 1 Dollar auf 0,33 ct pro Bit. Die Zugriffszeit sank von 20 Mikrosekunden auf 0,3 Mikrosekunden. Obgleich Ringkernspeicher damit immer noch langsamer als die CPUs waren, waren sie um Gr&ouml;&szlig;enordnung schneller als vorherige Speicher, hatten eine hohe Dichte, was die Rechner kleiner machte. Daneben gab es einen praktischen Vorteil. Da die Information magnetisch gespeichert war, ging sie nicht verloren, wenn der Computer ausgeschaltet wurde. Man konnte, selbst wenn der Computer bei einem Fehler neu gestartet werden musste, den Hauptspeicher auslesen und in dem \u201eCore Memory Dump\u201c dann nach der Fehlerursache suchen. Zumindest dieser Begriff hat sich viel l&auml;nger gehalten als der Ringkernspeicher selbst.<\/p>\n<p>Zu Beginn der Sechziger wurden zwar integrierte Schaltungen eingef&uuml;hrt, aber das &auml;nderte nichts an der Dominanz der Ringkernspeicher. Nun wurden zwar die CPUs nicht mehr aus Transistoren, sondern IC gefertigt, aber der Ringkernspeicher blieb. Der Grund war die niedrige Informationsdichte in den Schaltungen und ihre Kosten. Man ben&ouml;tigt ein Flip-Flop, ein Schaltelement das dauernd zwischen zwei Zust&auml;nden hin und her springt, um ein Bit zu speichern. Das ben&ouml;tigt aber mindestens 4 Transistoren. Eine Schaltung hatte in den Sechzigern aber nur wenige Transistoren und war teuer. So nahm man Schaltungen nur f&uuml;r das Speichern von Daten, auf die man besonders schnell zugreifen musste, Werte in Registern und als Caches einzogen, auch die Caches. Das &auml;nderte sich Ende der Sechziger und man kann es sehr gut verdeutlichen an den ersten drei Chips die Intel herausbrachte. Intel wurde als Zulieferer f&uuml;r Schaltungen gegr&uuml;ndet. Der erste Speicherbaustein war ein 64-Bit-Baustein in Bipolartechnik, nach der damals Schaltungen entwickelt wurden. Der zweite Chip setzte die damals noch neue Metalloxid-Technik ein (MOS) ein. Transtoren in dieser Technik brauchen viel geringere Stromst&auml;rken zum Schalten und sind viel kleiner \u2013 man brachte auf demselben Platz nun schon 256 anstatt 64 Bit unter. Schlie&szlig;lich erfand man dort das dynamische RAM \u2013 anstatt ein Bit in einer Schaltung aus Flip-Flops zu speichern dotierte man das Silizium in der Tiefe sehr stark und schuf so einen Kondensator, der durch einen Transistor dar&uuml;ber an dem Entladen gehindert wurde. Das ben&ouml;tigte nur einen Transistor anstatt vier pro Bit und viel weniger Aufwand f&uuml;r die Verschaltung und die Kosten sanken: Intels erster DRAM Baustein speicherte 1024 Bit, das 16-Fache des nur ein Jahr vorher vorgestellten 64 Bit Bipolarspeichers und er kostete nur ein Sechstel \u2013 innerhalb eines Jahres war der Preis pro Bit um den Faktor 100 von 1 Dollar auf 1 ct pro Bit gefallen.<\/p>\n<p>Mit der Einf&uuml;hrung dieses dynamischen RAMs (so genannt, weil die &#8222;Miniaturkondensatoren&#8220; sich ohne laufendes Auffrischen der Ladung von alleine entladen) begann der Siegeszug von RAM-Bausteinen, genauer gesagt von DRAM, in der Industrie. Heute besteht fast der gesamte Speicher aus DRAM. Den Speicher aus Flip-Flops gibt es immer noch und zwar als <a href=\"https:\/\/www.bernd-leitenberger.de\/sram-dram-caches.shtml\">Cache<\/a>, Zwischenspeicher. Er kann, da er aus derselben Technologie wie die Logik besteht genauso schnell wie diese sein. So nutzte man schon fr&uuml;her den inzwischen statischen Speicher (SRAM) genannten Speicher aus Flip-Flops f&uuml;r Register und eben Caches. Der Grund war auch das man bald entdeckte, dass man DRAM nur langsam in der Zugriffszeit steigern konnte. Ein Kondensator entl&auml;dt sich nicht sofort und auch ein Aufladen braucht Zeit, das ist physikalisch so vorgegeben. In der Folge sank die Zugriffszeit nur langsam. Texas Instruments setzte bei ihrem <a href=\"\/TI994a-intern.shtml\">TMS 9900<\/a> Prozessor darauf, das DRAM mit dem Anstieg der Taktfrequenzen Schritt halten konnte und sparten auf ihren Prozessor Register ein, die sie ins RAM auslagerten. Als das nicht passierte, hatten sie bei ihrem <a href=\"https:\/\/www.bernd-leitenberger.de\/ti994a.shtml\">Ti 99\/4 Heimcomputer<\/a> ein Problem. Aber auch andere PCs hatten das Problem. Solange die CPU nur wenig schneller als das DRAM war, schob man einen Wartetakt ein \u2013 das bremste die CPU zwar aus, doch da Speichertransfers nur einen Teil der Ausf&uuml;hrungszeit einer CPU ausmachen nicht sehr. Bei 10 MHz Takt eines <a href=\"https:\/\/www.bernd-leitenberger.de\/80286.shtml\">80286<\/a> machte 1 Wartetakt den Rechner um etwa 3 % langsamer. Doch die Taktfrequenzen steigen weiter an und beim Intel <a href=\"https:\/\/www.bernd-leitenberger.de\/80386.shtml\">80386<\/a> reichten Wartezyklen alleine nicht mehr aus. Er bekam die Logik f&uuml;r die Ansteuerung eines Caches integriert. Der Cache war noch extern, aber er bekam schon bevor die CPU Daten vom Speicher anforderte die Informationen daf&uuml;r, damit er falls die Daten im Cache sind, sie bereitstellen kann. Der Cache enth&auml;lt im Prinzip eine Kopie von Speicherinhalten, organisiert in kleinen Einheiten den Cachelines, die im im Idealfall den Zugriff auf den langsamen Arbeitsspeicher meistens unn&ouml;tig machen. Er besteht aus schnellem SRAM. Ab dem <a href=\"https:\/\/www.bernd-leitenberger.de\/80486.shtml\">486<\/a> wurde der Cache in die CPU integriert und extern gab es einen zweiten, gr&ouml;&szlig;eren \u201eLevel 2\u201c Cache. Heute geht das bis Level 3 den sich mehrere Kerne einer CPU teilen. Beim RAM &auml;nderte sich bis Mitte der Neunziger nichts. Da nun viele Rechner schon Caches hatten und eine Cacheline immer 32 Bytes hintereinander aus dem Speicher holte, kam man auf einen Trick: An der Zugriffszeit auf das erste Datenbyte konnte man nichts &auml;ndern, aber am Datentransfer. Vorher holte der Prozessor jedes Byte einzeln ab, wobei er erst die Adresse in zwei Schritten (Reihe und Spalte) &uuml;bermitteln musste, dann signalisieren, dass er bereit ist die Daten entgegenzunehmen, warten, bis der Speicherbaustein sagte \u201eDie Daten liegen auf dem Bus\u201c und dann wieder das Signal f&uuml;r die Bereitschaft zur&uuml;cksetzen. Der Speicherbaustein ben&ouml;tigt dann nochmals eine gewisse Zeit um die Information im Chip aufzufrischen, die durch das Lesen verloren ging. So ein Zyklus dauerte typisch dreimal so lange wie die Zugriffszeit, also die Zeit die verging von der Anforderung, bis die Daten auf dem Bus lagen. Bei synchronem DRAM (SDRAM) liest der Speicher dagegen nach dem ersten Byte automatisch aus der n&auml;chsten Zelle das n&auml;chste Byte aus und legt bei jedem Takt ein Byte auf den Bus, solange bis eine Cacheline voll ist. Daf&uuml;r muss er mit dem Takt des Prozessors synchronisiert sein, denn dieser muss automatisch bei jedem Takt ein Byte abholen. (In der Praxis sind DRAM bitweise oder 4-Bit weise organisiert, doch das Prinzip ist das gleiche). Als Folge f&auml;llt die Zugriffszeit nur einmal an und die Datenrate f&uuml;r die folgenden Bytes ist viel h&ouml;her. Da alle Daten sowieso erst im Cache landen, ist diese Technik ideal f&uuml;r die Architektur eines Caches. Daran hat sich bis heute nichts ge&auml;ndert. DDR RAM ist SDRAM der bei jedem Takt zwei Bytes (DDR = Double Data Rate) transferiert, und zwar bei jedem Flankenwechsel.<\/p>\n<p>Was sich nicht ge&auml;ndert hat ist die Zugriffszeit. Beim Lesen in alten Texten bin ich auch auf das <a href=\"https:\/\/www.mikrocontroller.net\/attachment\/4092\/HYB4164.pdf\">Datenblatt des 4164 RAMs<\/a> gestolpert. Das ist ein DRAM Speicher (Vorziffer \u201e4\u201c, \u201e6\u201c f&uuml;r CMOS, \u201e2\u201c f&uuml;r SRAM), in 1 Bit Organisation \u201e1\u201c an der zweiten Ziffer und 64 Kbit Kapazit&auml;t (letzte Ziffern). Das DRAM erschien 1979 und wird \u2013 wie ich bei ebay rausfand immer noch in China produziert. Bei DDR-RAM haben sich zahlreiche Parameter ge&auml;ndert, die beiden fr&uuml;her wichtigsten, n&auml;mlich die Zugriffszeit und Zykluszeit werden heute gar nicht mehr angegeben. Aber zumindest die \u201eKontaktaufnahme\u201c ist gleich geblieben: RAM Chip selektieren, Reihenadresse &uuml;bergeben, Spaltenadresse &uuml;bergeben, Lese oder Schreibsignal setzen. Und ein Zeitparameter, die T<sub>rcd<\/sub> (Zeit zwischen Setzen der Reihen- und Soldatenadresse) gibt es heute noch. Netterweise erschien in der letzten ct dann noch ein<a href=\"https:\/\/www.heise.de\/select\/ct\/2019\/26\/1576432841625968\"> Artikel &uuml;ber die Optimierung der einzelnen Zeitparameter<\/a> bei DDR-RAM mit abgedruckten Werten. 3000 MHz DDR4 RAM, also das gerade schnellste auf dem Markt hat eine T<sub>rcd<\/sub> von 8,9 ns. Das 4164 hatte in der langsamsten Version eine T<sub>rcd<\/sub> von 35 bis 65 ns (200 ns Zugriffszeit), bei 120 ns waren es noch 25 bis 40 ns. Selbst wenn ich also die langsamste Version nehme, dann ist heutiger DRAM Speicher in diesem Zeitparameter nur um den Faktor 4-7 schneller geworden und das in 40 Jahren! Dagegen sind selbst Drucker, die aufgrund der Mechanik nicht so beschleunigt werden, k&ouml;nnen um einiges leistungsf&auml;higer geworden: 1979 schafften die schnellsten Drucker 80 Zeichen\/s, also eine Seite in rund 1 Minute, heute kostet selbst ein <a href=\"https:\/\/amzn.to\/2ZbjSod\">Multifiktionsger&auml;t<\/a> mit 30 Seiten\/Minute weniger als damals ein Nadeldrucker. W&auml;hrend der Zugriff nur wenig schneller wurde, stieg die Kapazit&auml;t von RAM um den Faktor 1 Million in dieser Zeit. Heute sind 64 GBit Stand der Technik.<\/p>\n<p>Die Langsamkeit von RAM ohne Cache Einfluss kann man auch ausprobieren. In diesem <a href=\"\/download\/CacheRAmVergleich.zip\">Zip Archiv<\/a> habe ich ein kleines Programm in Pascal (kompiliert mit Lazarus) gepackt. Das Prinzip: Es legt im Array ein gro&szlig;es Feld mit Zufallszahlen an. Einmal wird das Feld linear abgetastet und einmal wird die darin befindliche Zufallszahl als neuer Index genutzt. Damit ist, wenn das Feld gro&szlig; genug ist, es meist nicht so, das ein Datenwert im Cache ist. Man kann selbst damit experimentieren. Das Feld sollte so gro&szlig; sein, das es noch in den Arbeitsspeicher passt (vorher im Taskmanager nachsehen, wie viel frei ist) und die Durchl&auml;ufe sollten so lange sein, das man vern&uuml;nftige Zeitmessungen machen kann. Bei meinem 16-GB-System habe ich mit 4000 (MByte) und 200 (Millionen Durchl&auml;ufe) gute Erfahrungen gemacht. Der zweite, l&auml;ngere Lauf dauert dann etwa eine Minute und ist (je nach Feldgr&ouml;&szlig;e) um den Faktor 100 bis 250 langsamer als der Zugriff auf den Cache. Die Transferraten liegen dann bei meinem System (Haswell, DDR3 RAM 1333 MHz) bei maximal 9000 MByte\/s.<\/p>\n<p>Eine Alternative ist aber kaum in Sicht. In den letzten Jahrzehnten gab es etliche Kandidaten f&uuml;r die Abl&ouml;sung von DRAM. Nun hat es NRAM wenigstens in die Fertigung geschafft. <a href=\"https:\/\/www.computerbase.de\/2018-08\/arbeitsspeicher-nram-technologie-serienfertigung\/\">NRAM<\/a> hat die Schaltgeschwindigkeit von DRAM, eine &auml;hnliche Kapazit&auml;t pro Baustein (aber bei gr&ouml;&szlig;erer Fl&auml;che) und ist persistent wie Flash RAM. Er k&ouml;nnte bei Servern die heute schon DDR RAM und Flash RAM kombinieren um im Falle eines Stromausfalls die Daten schnell in den Flash Speicher zu kopieren und bei Wiederherstellung wieder an dieser Stelle weiterzuarbeiten ersetzen. F&uuml;r den Ersatz von Flash RAM ist die Kapazit&auml;t dagegen einfach zu klein, au&szlig;er vielleicht f&uuml;r mobile Ger&auml;te mit wenig Speicher die aber sehr schnell sein m&uuml;ssen.<\/p>\n","protected":false},"excerpt":{"rendered":"<p>W&auml;hrend sich die Technologie bei der CPU und den Logikbausteinen kaum ge&auml;ndert \u2013 hat, wenn man von der ersten Phase mal absieht, als noch R&ouml;hren eingesetzt wurden \u2013 gab es beim Speicher laufende Technologiewechsel und ich bin beim Lesen alter Dokumente auf eine erstaunliche Erkenntnis gesto&szlig;en, die ich am Schluss euch nicht vorenthalten darf.<\/p>\n","protected":false},"author":169,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":""},"categories":[4],"tags":[1924,3602,4445,4447,1922,1923,4446],"class_list":["post-14481","post","type-post","status-publish","format-standard","hentry","category-computer","tag-ddr-ram","tag-dram","tag-kernspeicher","tag-nram","tag-ram","tag-sdram","tag-sram","entry"],"a3_pvc":{"activated":false,"total_views":704,"today_views":0},"jetpack_featured_media_url":"","jetpack-related-posts":[{"id":18612,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/28\/galileos-cds-teil-2\/","url_meta":{"origin":14481,"position":0},"title":"Galileos CDS \u2013 Teil 2","author":"Bernd Leitenberger","date":"28. M\u00e4rz 2026","format":false,"excerpt":"So, heute geht es weiter mit Teil 2 \u00fcber Galileos CDS, dieser Beitrag schlie\u00dft nahtlos an den ersten Beitrag von gestern an, wie man schon an der ersten Textzeile sieht. Nach der Einleitung im ersten Teil geht es heute weiter damit warum der RCA 1802 genutzt wurde und was seine\u2026","rel":"","context":"In &quot;Raumfahrt&quot;","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/191e4b0728de42829cf656027b84dc82","width":350,"height":200},"classes":[]},{"id":18614,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/29\/galileos-cds-teil-3\/","url_meta":{"origin":14481,"position":1},"title":"Galileos CDS &#8211; Teil 3","author":"Bernd Leitenberger","date":"29. M\u00e4rz 2026","format":false,"excerpt":"So nun zum dritten Teil \u00fcber das prim\u00e4re Computersystem von Galileo, das CDS. Nachdem sich die ersten beiden Teile nur mit dem RCA 1802, warum er gew\u00e4hlt wurde und seiner Architektur befassten geht es heute um das Computersystem selbst. Der Artikel schlie\u00dft so an seine beiden Vorg\u00e4nger gestern und vorgestern\u2026","rel":"","context":"In &quot;Raumfahrt&quot;","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/6e7f572a246b4ac395de9c260733b707","width":350,"height":200},"classes":[]},{"id":18610,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/27\/galileos-cds-teil-1\/","url_meta":{"origin":14481,"position":2},"title":"Galileos CDS &#8211; Teil 1","author":"Bernd Leitenberger","date":"27. M\u00e4rz 2026","format":false,"excerpt":"Hall\u00f6chen, es wird Zeit das ich mich mal wieder melde. Es gab zwei Gr\u00fcnde, warum ich mich so rar gemacht habe. Das eine ist das es gerade nicht so viel aktuelles gibt, au\u00dfer einem Update zu Artemis, zu dem ich vielleicht noch etwas schreibe. W\u00e4hrend Trump das ganze Programm nach\u2026","rel":"","context":"In &quot;Raumfahrt&quot;","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/4fb81c7bafbd4d9d88b5695abdb33d29","width":350,"height":200},"classes":[]},{"id":18380,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2025\/09\/03\/die-glorreichen-10-das-war-mal-weg-pc-hardware\/","url_meta":{"origin":14481,"position":3},"title":"Die glorreichen 10 &#8211; Das war mal weg: PC Hardware","author":"Bernd Leitenberger","date":"3. September 2025","format":false,"excerpt":"Ich will heute mal zwei ZDF Info \/ Neo Sendungen verbinden. Die glorreichen 10, die bei mir als Vorlage f\u00fcr einige Blogs dienten und die von mir noch mehr gesch\u00e4tzte Sendung \"Das war mal weg\", wo es um Dinge geht, die fr\u00fcher fast jeder hatte und die heute aus unserem\u2026","rel":"","context":"In &quot;Die Glorreichen 10&quot;","block_context":{"text":"Die Glorreichen 10","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/die-glorreichen-10\/"},"img":{"alt_text":"","src":"https:\/\/vg02.met.vgwort.de\/na\/876c61d389304d98aa0332fadd769381","width":350,"height":200},"classes":[]},{"id":18603,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/12\/politikverdruss\/","url_meta":{"origin":14481,"position":4},"title":"Politikverdruss","author":"Bernd Leitenberger","date":"12. M\u00e4rz 2026","format":false,"excerpt":"Bei uns wurde in BW gew\u00e4hlt und nat\u00fcrlich gab es jede Menge Sendungen im Radio und Fernsehen mit den Spitzenkandidaten. Ich habe mir die SWR1 Reihe \"Leute\", ein Radio-Talkformat mit den Spitzenkandidaten angeh\u00f6rt und nehme das mal als Aufh\u00e4nger etwas \u00fcber das zu schreiben was mich an der Politik in\u2026","rel":"","context":"In &quot;Allgemein&quot;","block_context":{"text":"Allgemein","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/9297ac798f9047d9a27f46008ab7fa99","width":350,"height":200},"classes":[]},{"id":5216,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2011\/08\/10\/fcea2\/","url_meta":{"origin":14481,"position":5},"title":"FCEA2","author":"Bernd Leitenberger","date":"10. August 2011","format":false,"excerpt":"CEA2 (Chemical Equilibrium with Applications) ist ein seit gut 30 Jahren entwickeltes NASA Programm mit dem verschiedenste Probleme bei Gasphasen berechnet werden k\u00f6nnen. Ich beschr\u00e4nke mich auf das, was Raumfahrtliebhaber wohl am meisten machen: Die Berechnung der Performance von Triebwerken bei Raketen. Ich will die Benutzung des Programmes einmal erl\u00e4utern,\u2026","rel":"","context":"In &quot;Raumfahrt&quot;","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg01.met.vgwort.de\/na\/89efc24160614a1a93d97d19447e81a6","width":350,"height":200},"classes":[]}],"jetpack_sharing_enabled":true,"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/14481","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/users\/169"}],"replies":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/comments?post=14481"}],"version-history":[{"count":0,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/14481\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/media?parent=14481"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/categories?post=14481"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/tags?post=14481"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}