{"id":15811,"date":"2022-03-05T19:31:50","date_gmt":"2022-03-05T18:31:50","guid":{"rendered":"https:\/\/www.bernd-leitenberger.de\/blog\/?p=15811"},"modified":"2022-03-05T19:34:14","modified_gmt":"2022-03-05T18:34:14","slug":"intels-flops","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2022\/03\/05\/intels-flops\/","title":{"rendered":"Intels Flops"},"content":{"rendered":"
<\/div>\n

<\/path><\/svg><\/i> \"Loading\"<\/p>\n

<\/div>\n

Wer meine Website kennt, der weiß, dass ich genau einen Artikel mit diesem Titel <\/a>dort schon habe. Aber weil viele eben nur den Blog besuchen gibt es den Inhalt eben doppelt, vielleicht auch etwas Neues. Denn ich habe gerade eine kleine Serie<\/a> fertigstellt, in der ich die dort vorgestellten Prozessoren genauer betrachtet habe und da liegt eine erneute Auseinandersetzung mit dem Thema auf der Hand.
\n\"\"\/
\nUm was geht es? Intel ist seit 1981 erfolgreich mit der x86-Linie, dazu morgen später mehr, hat in den vergangenen 45 Jahren aber einige Male auf das falsche Pferd gesetzt wobei \u2013 wie ich meine \u2013 in den meisten Fällen der Misserfolg vorhersehbar war.<\/p>\n

Der Intel 8085<\/h3>\n

Fangen wir an mit dem 8085, keinem richtigen Flop, aber nicht der Erfolg den sich Intel erhoffte. Der 8085 erschien 1976 als Nachfolger des 8080<\/a>. Der 8080 war zwar der erste Prozessor auf dem Markt, aber der kurz danach erschienene Motorola 6800 und der etwas später auf den Markt gekommene MOS 6502 machten einiges besser. Der 8080 war auf zwei Bausteine angewiesen. Den 8224 Clockgenerator, weil man einen externen Kristall nicht direkt anschließen konnten und den 8228 Busgenerator zum Ansprechen der RAM und zum Verstärken der geringen Ströme der Pins. Daneben brauchte der 8080 drei Versorgungsspannungen. Alle drei Dinge machten die Konkurrenten besser. Sie kamen mit einer Spannung aus und benötigten keine Zusatzbausteine. Intel sah das Problem und schuf eine verbesserte Version des 8080, eben den 8085<\/a>. Die drei Mankos wurden abgestellt. Der 8085 hatte zudem vier weitere Pins für Interrupts, davon waren drei maskierbar und einer nicht. Daneben hatte er zwei serielle Leitungen. Er war ansonsten Befehlskompatibel zum 8080 und hatte nur zwei neue Befehle um die Interruptmaske zu setzen oder abzufragen und die serielle Leitung abzufragen \/ ein Bit auf die Leitung schreiben (es waren nur zwei Befehle, weil man ein Bit in der Interruptmaske nicht benötigte und das dann für die serielle Leitung verwendet wurde. Mehr gab es nicht an Änderungen, obwohl es noch freie Opcodes gab. Warum nutzte Intel die nicht für neue Befehle? Man hatte schon beschlossen den 8086<\/a>, als Nachfolger zu entwickeln und der sollte alle Befehle des 8080 als Subset enthalten, damit man maschinell ein Assemblerprogramm des 8080 für den 80986 übersetzen konnte \u2013 ein kluger Schachzug denn so gab es bald nach der Veröffentlichung von PC-DOS viele Programme die durch Crossassemblieren aus CP\/M Programmen<\/a> entstanden.<\/p>\n

Zum Verhängnis wurde dem 8085, das zwei Monate später der Z80<\/a> auf den Markt kam. Auch er softwarekompatibel zum 8080, aber mit erheblich mehr und teilweise sehr komplexen Befehlen, ebenfalls ohne die Mankos des 8080 und zusätzlich konnte er noch den Refresh für RAMs selbst erzeugen, das konnten weder 8080 noch 8085. Tja und das Bessere ist der Feind des Guten. Es erschienen nur wenige Rechner auf Basis des 8085. Meistens portable Rechner da es sehr bald eine stromsparende CMOS-Version gab. Er hatte trotzdem ein langes Leben, weil er in zwei langlebigen Produkten, dem Terminal VT-102 und einem Bandkontroller von DEC verbaut war und er steckte in erstaunlich vielen Raummissionen und flog sogar zum Mars<\/a>. Das hat der Z80 nie geschafft.<\/p>\n

Der iAPX 432<\/h3>\n

Der nächste Flop war von allen der größte. Angesichts der Konkurrenz die sich auftat und angekündigten 16 Bit Prozessoren beschloss Intel die 16 Bit Generation komplett zu überspringen und gleich einen 32 Bit Prozessor zu designen. Aber nicht nur einen einfachen 32 Bit Prozessor. Nein er sollte gleich auch Fließkommaoperationen durchführen (wenngleich nur per Microcode), er sollte objektorientiert sein und Prozesse unterstützen. Beworben wurde er in der Klasse von Mainframes. Es dauerte lange den Prozessor zu entwickeln, der schließlich unter der Bezeichnung iAPX 432<\/a> der 1981 herauskam. Was herauskam passte nicht auf einem Chip, der Prozessor benötigte davon gleich drei. Was er nicht war, war das er schnell war und das ist eigentlich die Kerneigenschaften eines Prozessors. Er wunde mit dem schon vorhandenen Motorola MC 68000<\/a> verglichen, auch mit Intels 8086 und als ein Jahr später der 80286<\/a> kam auch mit diesem. Immer zog er den kürzeren. Er war fünf bis zehnmal langsamer als die beiden schnelleren Konkurrenten und immer noch langsamer als der 8086.<\/p>\n

Es gab dafür nicht einen, sondern viele Gründe. Einer war das Intel ADA als Programmiersprache wählte, der ADA-Compiler aber langsame Programme erzeugte. Ein zweiter Grund war das der Prozessor intern, als Stack-Maschine arbeitete, der Stack befand sich aber im Arbeitsspeicher und das machte viele Zugriffe nötig de zudem langsam waren. Das grundlegende Problem war, das Intel den Prozessor einsortiere bei den Minicomputern und Großrechnern, daher auch die Features für Prozesskommunikation. Der grundlegende Gedanke war wohl, dass der Prozessor selbst nicht so schnell ist, aber er unterstützte es das verschiedene Prozessoren auf den Bus zugriffen. Intel dachte sich wohl, die Kunden würden dann einfach ihr System aus zwei oder noch mehr Prozessoren aufbauen. Nur war Intels Kundenstamm eben nicht der, der Minicomputer oder Großrechner entwickelte. Der iAPX 432 erschien 1981, schon 1985 wurde seine Produktion beendet.<\/p>\n

Der I860<\/h3>\n

Wurde schon der iAPX 432 als \u201eMicroframe\u201c (von \u201eMainframe = Großrechner) bezeichnet, so legte Intel beim i860 noch eine Schippe bei der Werbung drauf und bewarb ihn als \u201eCray on a Chip\u201c. Der i860<\/a> war ein reinrassiger 64 Bit RISC Prozessor und das schon 1989. In ihm wurde viel richtig gemacht. Er hatte viele Register, eine integrierte Fließkommarecheneinheit, benötigte also keinen Coprozessor, hatte sogar den Vorgänger von MMX an Bord \u2013 eine Graphics Engine verarbeitete anstatt 64 Bit Zahlen acht 8 Bit oder vier 16 Bit oder zwei 32 Bit Zahlen, jeweils als Ganzzahlen. Damit sollte sie schnell in einem Bildschirmspeicher Muster setzen und füllen können. Die Bezeichnung \u201eCray on a Chip\u201c bekam Intel deswegen, weil die Fließkommaeinheiten mit den Registern gepipelint werden konnten. Das bedeutet pro Takt landete ein neuer Wert in den Registern und diese kopierten die Werte jeweils um ein Register weiter und übergaben das letzte Register an die FPU. Pro Takt kam sie in diesem Modus der spezielle Maschinenbefehle erforderte auf 1 FLOP, bei 33 bis 50 MHz die der Prozessor getaktet war, also maximal 50 Mflops \u2013 nicht ganz die Performance einer Cray 1<\/a>, die damals auch schon veraltet war (die schaffte maximal 160 Mflops), aber doch zumindest die gleiche Größenordnung.<\/p>\n

Der Prozessor war in jedem Falle erheblich schneller als der zeitgleich auf den Markt gekommene 486 Prozessor<\/a> und hatte mit 1 Million Transistoren zwar für einen RISC Prozessor eine ziemliche Komplexität aber immer noch weniger als der 486 (1,2, Millionen).<\/p>\n

Warum wurde er nicht zum Verkaufserfolg?<\/p>\n

Ein Problem, das man aber abstellen konnte und bei der zweiten Generation auch abmilderte, waren zu kleine Caches. Im Pipeline Mode liefen sie regelmäßig leer. Compiler erzeugten auch nicht den Code der die volle Geschwindigkeit erreichte, aber immerhin 10 MFLOPs, das ist um ein vielfaches schneller als ein 486-er.<\/p>\n

Das eigentliche Problem war, das er eine völlig neue Architektur war, mit einem völlig neues Befehlssatz. Er emulierte auch keinen anderen Befehlssatz. Seitens Intel gab es nur Crosscompiler die auf x86-Systemen liefen. So konnte man vielleicht noch vor zehn Jahren einen neuen Prozessor auf den Markt bringen 1989 ging das nicht mehr. Kein Hardwarehersteller schreibt auch das ganze Betriebssystem und alle Systemprogramme. Andy Grove, damals CEO von Intel umschrieb<\/a> das Problem so:<\/p>\n

„We now had two very powerful chips that we were introducing at just about the same time: the 486, largely based on CISC technology and compatible with all the PC software, and the i860, based on RISC technology, which was very fast but compatible with nothing. We didn’t know what to do. So we introduced both, figuring we’d let the marketplace decide. … our equivocation caused our customers to wonder what Intel really stood for, the 486 or i860?“<\/p>\n

Der i860 wäre wohl ein Erfolg geworden, hätte Intel sich rechtzeitig um Allianzen mit Softwareherstellern gekümmert, so aber stellte Intel die Produktion nach wenigen Jahren Mitte der Neunzigern wieder ein.<\/p>\n

Der Itanium<\/h3>\n

Der wohl bekannteste FLOP von Intel war der Itanium. HP fing mit der Entwicklung an um einen Nachfolger für die PA-RISC Serie zu lancieren. Intel fand das Konzept gut und beteiligte sich und fertigte später auch alle Chips, wobei aber HP Hauptabnehmer blieb.<\/p>\n

Der Itanium war ein 64 Bit Prozessor mit auf dem Papier beeindruckenden Daten. Er hatte massenweise Register, die er dynamisch zuweisen konnte, viel mehr Ports und interne Funktionseinheiten als die damaligen x86 Prozessoren<\/a>, er konnte Befehle bedingt ausführen, also abhängig, ob eine Bedingung erfüllt ist und so Sprünge vermeiden. Das herausragende war aber eine neue Architektur: VLIW die bei Intel EPIC hieß. In einem VLIW<\/a> wurden drei Befehle in einem langen 128 Bit Wort untergebracht und einige Statusbits informierten über Art der Befehle und Abhängigkeit. Der grundlegende Gedanke war, das der Compiler so die Befehle so anordnet, dass der Prozessor voll ausgelastet ist. Das war nötig, denn der Itanium konnte selbst nicht Befehle umsortieren, im Fachjargon er war eine \u201eIn-order\u201c Architektur.<\/a><\/p>\n

Das war ein Grund, warum er scheiterte. Denn die Compiler brachten es nicht fertig, den optimalen Code zu erzeugen. In einem Test der ct\u2019 lieferte der Intel C-Compiler dreimal schnellere Programme als der von Microsoft und der von HP nochmals 40 Prozent mehr Performance. Immerhin hatte Intel hinzugelernt und Microsoft hinzugenommen. Es gab vom Start weg eine Version von Windows XP für den Itanium, HP passte ihr HP-UX an und später erschienen auch noch Windows Server 2003 und 2008 für den Itanium. Intel baute eigens eine \u2013 wenn auch wegen der komplett anderen Architektur quälend langsame Emulator von 32 Bit x86 Code ein \u2013 man hatte aus dem Fiasko mit dem i860 gelernt. HP baute in sein Betriebssystem nur eine Softwareemulation ein, die jedoch so gut war, das der PA-RISC Code deutlich schneller als der IA32 Code lief.<\/p>\n

Die erste Version Codename \u201eMerced\u201c war jedoch sehr langsam. Das wurde auch so erwartet, Intel wusste das. Nur kam sie fünf Jahre zu spät und fortan hinkte der Itanium laufend seinen Konkurrenten hinterher. Merced erschien z.B. 2001 mit 800 MHz Takt als die x86 Linie schon 1.200 und 1.400 MHz Takt erreichte (Pentium III\/Athlon). Die internen Caches waren viel kleiner als bei der x86 Linie, und das obwohl durch das VLIW doppelt so viele Daten bei einem Zugriff angefordert wurden.<\/p>\n

Die nächste Version<\/a> \u201eMcKinley\u201c hatte dann den vorher externen Level 3 Cache auf dem Die integriert und die Caches vergrößert, nur lief auch sie mit gerade Mal 1 GHz. Die Transistorzahl stieg enorm von 25 auf (je nach Cachegröße) 225 \u2013 325 Millionen und billig zu produzieren war der Itanium so nicht.<\/p>\n

Es folgten noch etliche Nachfolger, HP bezahlte schließlich sogar Intel, damit sie den Chip weiter entwickelten. Doch lediglich zwischen 2006 und 2008 konnte der Montecito\/Montvale Kern in etwa zu aktuellen Architekturen aufschließen, in dieser Zeit gab es auch den größten Marktanteil an verkauften Systemen.<\/p>\n

In der Retrospektive frickelte Intel beim Itanium immer an Ecken herum anstatt den Kern des Problems anzugehen. Die Caches wurden mehrfach vergrößert, sodass die letzte Version sogar 3,1 Milliarden Transistoren hatte. Es gab zwei, dann vier oder acht Kerne. Aber man änderte nie, das der Prozessor intern nur ein In-Order Architektur hatte. Das ist aber änderbar, Intel hat in der x86 Linie beide Architekturen \u2013 In-Order für die billigen Atoms und Out-of-Order für alle besseren Prozessoren. Zudem gelang es nie den Takt stark zu erhöhen. Die letzte Version die 2017 erschien, schaffte gerade mal 2,53 GHz Maximaltakt.<\/p>\n

2019 kündigte Intel an die Produktion einzustellen, HP, seit 2015 einziger Hersteller von Itanium-Servern hatte schon 2018 keine Systeme mehr mit dem Prozessor produziert und seit 2020 ist der Itanium Geschichte. Die Entwicklung soll Intel 10 Milliarden Dollar gekostet haben, was weit über den Umsatzerlösen der verkauften Prozessoren liegen dürfte, denn selbst im besten Jahr, 2008, wurden nicht mehr als 56.000 Itaniumsysteme verkauft, wenngleich da es Server waren, die meisten wahrscheinlich mit mehr als einer CPU.<\/p>\n

Morgen dann von einigen, ja Flops kann man nicht sagen, aber von einigen Überraschungen in der x86 Linie.<\/p>\n","protected":false},"excerpt":{"rendered":"

<\/div>\n

<\/path><\/svg><\/i> \"Loading\"<\/p>\n

<\/div>\n

Wer meine Website kennt, der weiß, dass ich genau einen Artikel mit diesem Titel dort schon habe. Aber weil viele eben nur den Blog besuchen gibt es den Inhalt eben doppelt, vielleicht auch etwas Neues. Denn ich habe gerade eine kleine Serie fertigstellt, in der ich die dort vorgestellten Prozessoren genauer betrachtet habe und da […]<\/p>\n","protected":false},"author":169,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_jetpack_newsletter_access":"","_jetpack_dont_email_post_to_subs":false,"_jetpack_newsletter_tier_id":0,"_jetpack_memberships_contains_paywalled_content":false,"_jetpack_memberships_contains_paid_content":false,"footnotes":""},"categories":[4],"tags":[4826,3782,4827,192,4825,3781],"class_list":["post-15811","post","type-post","status-publish","format-standard","hentry","category-computer","tag-4826","tag-i860","tag-iapx-432","tag-intel","tag-intel-8085","tag-itanium","entry"],"a3_pvc":{"activated":true,"total_views":8185,"today_views":0},"jetpack_featured_media_url":"","jetpack-related-posts":[{"id":18659,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/05\/14\/vor-dem-12-ten-testflug-des-starships-ift-12\/","url_meta":{"origin":15811,"position":0},"title":"Vor dem 12-ten Testflug des Starships IFT-12 – eine Analyse","author":"Bernd Leitenberger","date":"14. Mai 2026","format":false,"excerpt":"Ich habe ja schon was dazu geschrieben, nun ist der Start angek\u00fcndigt f\u00fcr den 19.5.2026 um 5:30 pm ct, das m\u00fcsste, wenn ich richtig gerechnet habe, um 0:30 am 20.5.2026 bei uns sein. Hier mal eine kurze Zusammenfassung was man bisher vom Test wei\u00df. Zuerst einmal das bekannte \u2013 der\u2026","rel":"","context":"In "SpaceX"","block_context":{"text":"SpaceX","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/spacex\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/f3d312214e7d4d02863261daf339c7e0","width":350,"height":200},"classes":[]},{"id":18748,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/07\/06\/die-geschichte-von-zwei-landungen-am-4-juli\/","url_meta":{"origin":15811,"position":1},"title":"Die Geschichte von zwei Landungen am 4. Juli","author":"Bernd Leitenberger","date":"6. Juli 2026","format":false,"excerpt":"Am 4. Juli war ja in den USA Un Abh\u00e4ngigkeitstag, kein einfacher sondern das 250-ste Jubil\u00e4um. Die Feierlichkeiten wurden allerdings durch Rekordhitze und Unwetter getr\u00fcbt. Finde ich ganz gut: so erinnert die Erde einen Pr\u00e4sidenten der nicht an den Klimawandel glaubt, daran das es den doch gibt und versaut ihm\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"\/img\/vikinglander2panorama.jpeg","width":350,"height":200,"srcset":"\/img\/vikinglander2panorama.jpeg 1x, \/img\/vikinglander2panorama.jpeg 1.5x, \/img\/vikinglander2panorama.jpeg 2x, \/img\/vikinglander2panorama.jpeg 3x, \/img\/vikinglander2panorama.jpeg 4x"},"classes":[]},{"id":18610,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/27\/galileos-cds-teil-1\/","url_meta":{"origin":15811,"position":2},"title":"Galileos CDS – Teil 1","author":"Bernd Leitenberger","date":"27. M\u00e4rz 2026","format":false,"excerpt":"Hall\u00f6chen, es wird Zeit das ich mich mal wieder melde. Es gab zwei Gr\u00fcnde, warum ich mich so rar gemacht habe. Das eine ist das es gerade nicht so viel aktuelles gibt, au\u00dfer einem Update zu Artemis, zu dem ich vielleicht noch etwas schreibe. W\u00e4hrend Trump das ganze Programm nach\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/4fb81c7bafbd4d9d88b5695abdb33d29","width":350,"height":200},"classes":[]},{"id":18511,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/01\/27\/musks-ki-rechenzentren-im-orbit\/","url_meta":{"origin":15811,"position":3},"title":"Musks KI-Rechenzentren im Orbit","author":"Bernd Leitenberger","date":"27. Januar 2026","format":false,"excerpt":"Bei meinem regelm\u00e4\u00dfigen Besuch des Space Reviews stie\u00df ich auf diesen Artikel: SpaceX, orbital data centers, and the journey to Mars. Ich hatte in meiner Nachlese schon erw\u00e4hnt das Elon Musk, nachdem er dies lange verschoben hat nun plant SpaceX an die B\u00f6rse zu bringen. Ich meinte aber, das l\u00e4ge\u2026","rel":"","context":"In "SpaceX"","block_context":{"text":"SpaceX","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/spacex\/"},"img":{"alt_text":"","src":"https:\/\/vg06.met.vgwort.de\/na\/0ee72da693054bc3b5c3f00214a7e2b3","width":350,"height":200},"classes":[]},{"id":18676,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/05\/31\/die-glorreichen-10-programmiersprachen\/","url_meta":{"origin":15811,"position":4},"title":"Die glorreichen 10 \u2013 Programmiersprachen","author":"Bernd Leitenberger","date":"31. Mai 2026","format":false,"excerpt":"Ich wollte mal eine Reihe in dieser Rubrik \u00fcber Programmiersprachen machen. Zuerst dachte ich daran eine Liste nach meinen pers\u00f6nlichen Favoriten zu erstellen. Anfangs bef\u00fcrchtete ich, dass ich gar nicht auf 10 komme, aber es sind tats\u00e4chlich mehr, wenngleich ich in vielen Sprachen nur kleine Programme verfasst habe oder mich\u2026","rel":"","context":"In "Die Glorreichen 10"","block_context":{"text":"Die Glorreichen 10","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/allgemein\/die-glorreichen-10\/"},"img":{"alt_text":"","src":"https:\/\/vg09.met.vgwort.de\/na\/4073c4f9dc6943a08702cdde13605d43","width":350,"height":200},"classes":[]},{"id":18612,"url":"https:\/\/www.bernd-leitenberger.de\/blog\/2026\/03\/28\/galileos-cds-teil-2\/","url_meta":{"origin":15811,"position":5},"title":"Galileos CDS \u2013 Teil 2","author":"Bernd Leitenberger","date":"28. M\u00e4rz 2026","format":false,"excerpt":"So, heute geht es weiter mit Teil 2 \u00fcber Galileos CDS, dieser Beitrag schlie\u00dft nahtlos an den ersten Beitrag von gestern an, wie man schon an der ersten Textzeile sieht. Nach der Einleitung im ersten Teil geht es heute weiter damit warum der RCA 1802 genutzt wurde und was seine\u2026","rel":"","context":"In "Raumfahrt"","block_context":{"text":"Raumfahrt","link":"https:\/\/www.bernd-leitenberger.de\/blog\/category\/raumfahrt\/"},"img":{"alt_text":"","src":"https:\/\/vg07.met.vgwort.de\/na\/191e4b0728de42829cf656027b84dc82","width":350,"height":200},"classes":[]}],"jetpack_sharing_enabled":true,"amp_enabled":true,"_links":{"self":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/15811","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/users\/169"}],"replies":[{"embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/comments?post=15811"}],"version-history":[{"count":0,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/posts\/15811\/revisions"}],"wp:attachment":[{"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/media?parent=15811"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/categories?post=15811"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.bernd-leitenberger.de\/blog\/wp-json\/wp\/v2\/tags?post=15811"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}