{"id":15861,"date":"2022-04-08T11:33:36","date_gmt":"2022-04-08T09:33:36","guid":{"rendered":"https:\/\/www.bernd-leitenberger.de\/blog\/?p=15861"},"modified":"2022-04-08T11:33:36","modified_gmt":"2022-04-08T09:33:36","slug":"intels-neue-prozessorarchitektur","status":"publish","type":"post","link":"https:\/\/www.bernd-leitenberger.de\/blog\/2022\/04\/08\/intels-neue-prozessorarchitektur\/","title":{"rendered":"Intels neue Prozessorarchitektur"},"content":{"rendered":"
<\/div>\n

<\/path><\/svg><\/i> \"Loading\"<\/p>\n

<\/div>\n

Seit 2006 gibt es die Core-Prozessorarchitektur<\/a> bei Intel. Seitdem wurde sie erweitert, ist aber im Prinzip die gleiche geblieben. Mehr über sie findet man auf der Website. Nun will Intel sie renovieren, wenngleich auch nicht ersetzen, wie dies zwischendurch mal mit der Netburst-Technologie des Pentium 4<\/a> geschah. Es ist im Prinzip eine Renovierung, wie bisher in den letzten Generationen, aber eine die sich nun auch auf die Programmierebene auswirkt, während es bei den letzten Generationen immer eine interne Optimierung war und man die Programme nicht umstellen musste, außer man wollte neue Features mit neuen Befehlen wie Verschlüsselung oder Vektorrechnungen nutzen.
\n\"\"\/
\nEs gibt zwei Neuerungen. Die kleinere, aber für Programmierer radikalere ist das es einen neuen Instruktionssatz gibt. Seit dem Pentium Pro<\/a> arbeitet der Prozessor intern mit MicroOps oder \u00b5Ops. Bis zum Pentium war es so das der Dekoder die Befehle mit einem Fetch geholt wurden, entweder direkt in Hardwareschaltungen umsetzte oder bei den letzten Generationen in einem Mikrocode-ROM die Instruktionen geholt und ausgeführt werden, die letztendlich aber auch Bitmuster sind die nacheinander bestimmte Teile des Prozessors aktivierten.<\/p>\n

Seit dem Pentium Pro arbeitet ein x86 Prozessor<\/a> intern als RISC Prozessor. RISC war in der Computerindustrie das Buzzword der zweiten Hälfte der Achtziger und den ersten Jahre der Neunziger. Es schien damals als die Lösung dafür, dass Chips mit jeder Generation immer komplexer und aufwendiger wurden. Der 8086<\/a> und seine Nachfolger ist ein typischer CISC Prozessor<\/a>. Die Abkürzung steht für Complex Instruction Set Computer. Die Befehle sind also sehr leistungsfähig und komplex. So hat schon der Urahn Befehle zum Durchsuchen von Speicherblöcken nach Bitmustern. RISC<\/a> steht für das genaue Gegenteil, Reduced Instruction Set Computer. Die Befehle sind elementar, der obige Blocksuchbefehl würde durch ein ganzes Programm ersetzt werden müssen. Entsprechend sind es auch weniger Befehle. Dafür ist ein Prozessor viel einfacher aufgebaut und billiger zu fertigen. Idealerweise ist er aber nicht langsamer, weil er die einfachen Befehle schneller ausführen kann.<\/p>\n

In den Achtzigern entstanden als RISC<\/a> Architekturen die MIPS Architektur, die SPARC Architektur und die bis heute aktuellen ARM Prozessoren. Letztere haben auch bis heute überlebt. Anfang der Neunziger kam der PowerPC Prozessor von Motorola\/Apple\/IBM als Gemeinschaftsprojekt hinzu und selbst Intel versuchte mit dem I860<\/a> eine solche Architektur im Markt zu platzieren, was aber nicht gelang. Beim Pentium Pro baute Intel einen RISC Prozessor in den CISC Prozessor ein. Man könnte auch sagen, dass heute jeder x86 Prozessor eigentlich ein RISC Prozessor ist, der einen vorgeschalteten Decoder hat der CISC Anweisungen versteht.<\/p>\n

Der Vorteil liegt darin, das diese MikroOps so gewählt werden können das die Geschwindigkeit optimal ist. Sie sind besser als die x86 Anweisungen umsortierbar, wodurch Befehle vorgezogen werden können. Ohne dieses Feature, OOO-Scheduling (Out-of-Order = OOO) wären die Prozessoren sehr langsam. Intel hat in den Atoms auch Prozessoren ohne OOO-Schedulung und deren Geschwindigkeit fällt doch stark ab. Weiterhin kann Intel die interne Architektur ändern und hat dies in der Vergangenheit auch getan, ohne das sich dies auf den Befehlssatz auswirkt, so wurden MikoOps zusammengefasst (MikroOp-Fusion), später stand sogar eine Micro-Op für zwei x86 Befehle (Makro-Op Fusion, z.\u00a0B. bei dem in Schleifen benötigten Paar Vergleich \u2192 bedingter Sprung). Seit einigen Generationen hat sich bei den MicroOps aber auch nicht mehr viel getan.<\/p>\n

Nun will Intel diesen Befehlssatz, also die MicroOps als zweiten Befehlssatz auch nach \u201eAußen\u201c als RISC-Instruction Set anbieten. Intel nennt einige Vorteile:<\/p>\n