Intel-Prozessoren, bei denen es anders lief als geplant

Nach Intels Flops die ich gestern vorgestellt habe, heute ein weiterer Beitrag zu dem Thema. Diesmal geht es um Prozessoren / Architekturen bei denen die Geschichte anders lief, als von Intel geplant, auch wenn man in den meisten Fällen nicht von einem kommerziellen Fehlschlag sprechen kann. Continue reading „Intel-Prozessoren, bei denen es anders lief als geplant“

Die Pipeline

So, ich komme mal Niels Wunsch nach mehr Grundlagenaufsätzen zum Thema Computeerarchitekturen nach. Heute geht es um die Pipeline. Nein es handelt sich nicht um ein Spiel wo ein Klempner lecke Rohre verbinden muss und auch nicht um den Ukraine-Gas Konflikt. Es handelt sich um eine Maßnahme dem Prozessor Beine zu machen.

Die erste Verbesserung der Geschwindigkeit hat mit der Verarbeitung der Befehle zu tun. Dies ist für jeden Befehl folgender Ablauf:

  • Hole den Befehl (oder bei CISC Architekturen oft auch nur das erste Byte des Befehls) vom Speicher. Dies wird als Fetch bezeichnet.

  • Dekodiere den Befehl (decode)

  • Eventuell, hole weitere Daten, die zum Befehl gehören. (Get Data, Memory Read)

  • Führe den Befehl aus (Execute)

  • Lege Daten im Zielregister ab (Write Back)

Continue reading „Die Pipeline“